sysDSP

只看该作者 · 2011-9-25 08:30

DSP (数字信号处理) 技术: sysDSP    DSP应用方式持续扩展随着视频和静态图像使用的增长以及软件无线电（SDR）等可重复配置系统的需求增长，数字信号处理（DSP）的应用持续扩展。许多应用将重要的DSP处理与成本因素结合在一起，产生了对高性能、低成本DSP解决方案的需求。
   FPGA及通用DSP解决方案传统上，设计者采用通用DSP处理器来实现DSP功能。通用DSP芯片将这些功能的高效实现与一个通用微处理器结合在一起。典型的时钟频率从数十兆赫兹到1GHz。其性能，以每秒百万次乘法累加来衡量，典型的范围是10至4000。需要更高性能的功能不得不被分成多个DSP引擎。这些芯片的价格范围从低端性能的几美元到高端的数百美元。
面向DSP的FPGA提供了在一个芯片中并行实现众多功能的能力。通用的布线、逻辑和存储器资源被用来连结功能、实现额外的功能和序列，并可按需存储数据。一些基本的器件只提供乘法器，要求用户使用逻辑来构造所有其它功能。

器件时钟频率乘法器数MMAC/s每1000的成本每1000MMAC/s的成本TI DSP1GHz44000$256$0.064TI DSP300MHz41200$40$0.033ECP-DSP20250MHz287000$59$0.008更高级的器件提供加法、减法和累加器功能作为它们DSP模块套件的一部分。FPGA通常具有数十个乘法器单元并能在数百兆的时钟频率下工作。例如，LatticeECP-DSP 20 FPGA拥有28 18x18个乘法器，能够以250MHz的频率工作，性能高达7,000 MMAC/秒。上面的表格将FPGA和通用方法作了对比。
   LatticeECP-DSP FPGA解决方案 LatticeECP-DSP FPGA器件由低成本的FPGA结构外加四至十个sysDSP块组成。LatticeECP-DSP FPGA系列中的sysDSP块支持四种功能单元，并有三种数据宽度：9，18和36。每个sysDSP块中的资源可以被配置成下列四种单元：

MULT
MAC
MULTADD
MULTADDSUM

每个块中可用的单元数目取决于所选的三种宽度：x9, x18及x36。许多这样的单元经互连以实现高性能的并行DSP。

只看该作者 · 2011-9-25 22:40

学习楼主分享！:D

只看该作者 · 2011-9-26 11:06

楼主：
器件时钟频率乘法器数MMAC/s每1000的成本每1000MMAC/s的成本TI DSP1GHz44000$256$0.064TI DSP300MHz41200$40$0.033ECP-DSP20250MHz287000$59$0.008更高级的器件提供加法、减法和累加器功能作为它们DSP模块套件的一部分。

您的数据来源是什么，您的计算公司又是什么？

只看该作者 · 2011-9-26 11:15

另外数据的公平比较应该是相同处理能力的去比较。这样不同能力的东西比较显然不合适。
比如Intel的I7贵过了I5一倍还多，性能提升的是多少，大家都清楚。那为什么还是要买I7而不买I5呢？

做什么事用什么东西。而不应该根据东西确定做事吧？

我说这些，与我当这个版主无关，客观分析而已！
如果说同层次同服务水平有更高性价比的产品，我想包括我在内的很多朋友都会考虑使用对应的产品的。

对公司而言，生意就是生意，但选型的根本是，相关的选择在满足需求的前提下是具有最高性价比的（价手要包括向新平台的迁移成本）。这样才有助于公司实现最大化的利益。而不是绝对的性价比，10块给你一个P4，现在不会有人要的，就是这个道理！

只看该作者 · 2011-9-26 11:19

斑竹正解！:lol

只看该作者 · 2011-9-26 11:20

18x18位的乘法器，怎么替代TI的32x32，乃至64x64呢？

我相信未来，FPGA肯定会在计算领域与DSP展开越来越充分的竞争，但现在只是蹒跚学步的婴儿刚迈出了一步而已，根据应用的需要吧。肯定有用得上的地方。

只看该作者 · 2011-9-26 11:22

楼主的方案未必没有参考性的，大家互相商量，才能讨论出一个更好的解决方法和选择方案！:handshake

只看该作者 · 2011-9-26 14:13

这个是算法斑竹看看嘿嘿多多批评

只看该作者 · 2011-9-26 21:17

FPGA与DSP以后肯定会展开竞争，希望有FPGA+DSP的片子，呵呵

只看该作者 · 2011-9-27 23:30

79182这个是算法斑竹看看嘿嘿多多批评
fg79 发表于 2011-9-26 14:13

TMS320C6678 - Multicore Fixed and Floating-Point Digital Signal Processor
ACTIVE TMS320C66x DSP 8 C66x PA 320000 1000 512 KB
(32 KB Data, 32 KB Program per core) 8192 KB (4096 KB Shared) 1 64-bit DDR3 EMIF DDR3 1600 SDRAM 64-Ch EDMA 1 (four lanes) 10/100/1000 1 Yes 16 64-Bit 0.9 V to 1.1 V SmartReflex 1.0 V
1.5 V
1.8 V 841FCBGA

160usd 不知道您这个256usd的TI　DSP是哪颗器件

只看该作者 · 2011-9-27 23:40

C6678用你的算法 160usd　　320000MMAC/s 每1000MMAC/s则合0.0005usd 哪个更划算，且不去说有些领域一定要用32x32的运算。

http://www.ti.com/product/tms320c6678

只看该作者 · 2011-10-23 10:12

希望有FPGA+DSP的片子
期待中
希望大家继续努力啊。

只看该作者 · 2011-10-31 22:50

很喜欢图例理解的会很清晰

只看该作者 · 2011-11-1 07:10

赞一个

只看该作者 · 2011-11-1 07:11

很不错呢

sysDSP

相关帖子

TI

精华达人奖章

湍急之河流

常驻人口

技术奇才奖章

社区建设奖章

欢快之小溪

缘定三生