求教一个关于PCB间距设计规则的问题

[复制链接]
2740|2
 楼主| zhangfei97 发表于 2008-4-6 16:52 | 显示全部楼层 |阅读模式
各位大虾:<br />  本人搞PCB设计,长期有个问题不知如何解决。看到这里高手如云,特请各位赐教:<br />  我们设定间距规则时,通常希望全局线间距较大,比如10mil。但板上有TQFP之类的器件,引脚较密,如仍设10mil线间距的话,这些芯片的引出线就会报DRC错。而如果按TQFP器件设定最小间距(比如7mil),就会迫使其它地方的线间距也变得较小。理想情况是,其它地方线间距仍为10mil,而TQFP器件直接引出的线遵守7mil间距,一旦这些引线拐弯,就自动遵守10mil的间距规则,但如何才能做到这种效果呢?
dnzq2003 发表于 2008-4-6 19:48 | 显示全部楼层

a

报错就报错呗!理它干嘛!实在心里不舒服,线布好后规则在改回来呗
xiong8707 发表于 2008-4-7 16:31 | 显示全部楼层

顶2楼

顶2楼好办法<br />先用10mil布好线<br />再改成7mil<br />没报错的时候,应该就可以了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1

主题

1

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部