打印

晶振串并电阻做什么用

[复制链接]
13174|32
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
hhucwyd|  楼主 | 2011-9-29 10:45 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
天神下凡| | 2011-9-29 11:28 | 只看该作者
并联的反馈电阻是为了起振,串联的应该是限流的吧

使用特权

评论回复
板凳
21happy| | 2011-9-29 12:01 | 只看该作者
不懂,等高手

使用特权

评论回复
地板
xm419| | 2011-9-29 14:22 | 只看该作者
并联容易起振荡,串联不清楚,个人觉得不是限流

使用特权

评论回复
5
金戈铁马| | 2011-9-29 15:56 | 只看该作者
串这大大电阻没见过啊

使用特权

评论回复
6
hhucwyd|  楼主 | 2011-9-29 16:07 | 只看该作者
一份电路在其输出端串接了一个22K的电阻,在其输出端和输入端之间接了一个10M的电阻,这是由于连接晶振的芯片端内部是一个线性运算放大器,将输入进行反向180度输出,晶振处的负载电容电阻组成的网络提供另外180度的相移,整个环路的相移360度,满足振荡的相位条件,同时还要求闭环增益大于等于1,晶体才正常工作。

晶振输入输出连接的电阻作用是产生负反馈,保证放大器工作在高增益的线性区,一般在M欧级,输出端的电阻与负载电容组成网络,提供180度相移,同时起到限流的作用,防止反向器输出对晶振过驱动,损坏晶振。

和晶振串联的电阻常用来预防晶振被过分驱动。晶振过分驱动的后果是将逐渐损耗减少晶振的接触电镀,这将引起频率的上升,并导致晶振的早期失效,又可以讲drive level调整用。用来调整drive level和发振余裕度。

Xin和Xout的内部一般是一个施密特反相器,反相器是不能驱动晶体震荡的.因此,在反相器的两端并联一个电阻,由电阻完成将输出的信号反向 180度反馈到输入端形成负反馈,构成负反馈放大电路.晶体并在电阻上,电阻与晶体的等效阻抗是并联关系,自己想一下是电阻大还是电阻小对晶体的阻抗影响小大?

电阻的作用是将电路内部的反向器加一个反馈回路,形成放大器,当晶体并在其中会使反馈回路的交流等效按照晶体频率谐振,由于晶体的Q值非常高,因此电阻在很大的范围变化都不会影响输出频率。过去,曾经试验此电路的稳定性时,试过从100K~20M都可以正常启振,但会影响脉宽比的。

晶体的Q值非常高, Q值是什么意思呢? 晶体的串联等效阻抗是 Ze = Re + jXe, Re<< |jXe|, 晶体一般等效于一个Q很高很高的电感,相当于电感的导线电阻很小很小。Q一般达到10^-4量级。

避免信号太强打坏晶体的。电阻一般比较大,一般是几百K。

串进去的电阻是用来限制振荡幅度的,并进去的两颗电容根据LZ的晶振为几十MHZ一般是在20~30P左右,主要用与微调频率和波形,并影响幅度,并进去的电阻就要看 IC   spec了,有的是用来反馈的,有的是为过EMI的对策

可是转化为 并联等效阻抗后,Re越小,Rp就越大,这是有现成的公式的。晶体的等效Rp很大很大。外面并的电阻是并到这个Rp上的,于是,降低了Rp值 -----> 增大了Re -----> 降低了Q

精确的分析还可以知道,对频率也会有很小很小的影响。

总结并联电阻的四大作用:

1、配合IC内部电路组成负反馈、移相,使放大器工作在线性区;
2、限流防止谐振器被过驱;
3、并联降低谐振阻抗,使谐振器易启动;
4、电阻取值影响波形的脉宽。

使用特权

评论回复
7
hhucwyd|  楼主 | 2011-9-29 16:09 | 只看该作者
有源晶振与无源晶振以及无源晶振起振电容的选择  2010-08-08 23:46:00|  分类: 默认分类 |  标签: |字号大

小 订阅
无源晶振(Crystal):内只有一片按一定轴向切割的石英晶体薄片,供接入运放(或微处理器的Xtal端)以形成振荡。(依靠配合其他IC内部振荡电路工作)

有源晶振(Oscillator):内带运放,工作在最佳状态,送入电源后,可直接输出一定频率的等副正弦波。(晶振+振动电路,封装在一起,加上电源,就有波形输出)



1.无源晶振是有2个引脚的无极性元件,需要借助于时钟电路才能产生振荡信号,自身无法振荡起来 无源晶振需要用DSP片内的振荡器,在datasheet上有建议的连接方法。无源晶振没有电压的问题,信号电平是可变的,也就是说是根据起振电路来决定的,同样的晶振可以适用于多种电压,可用于多种不同时钟信号电压要求的DSP,而且价格通常也较低,因此对于一般的应用如果条件许可建议用晶体,这尤其适合于产品线丰富批量大的生产者。无源晶振相对于晶振而言其缺陷是信号质量较差,通常需要精确匹配外围电路(用于信号匹配的电容、电感、电阻等),更换不同频率的晶体时周边配置电路需要做相应的调整。使用时建议采用精度较高的石英晶体,尽可能不要采用精度低的陶瓷晶体。

2.有源晶振有4只引脚,是一个完整的振荡器,里面除了石英晶体外,还有晶体管和阻容元件 。有源晶振不需要DSP的内部振荡器,信号质量好,比较稳定,而且连接方式相对简单(主要是做好电源滤波,通常使用一个电容和电感构成的PI型滤波网络,输出端用一个小阻值的电阻过滤信号即可),不需要复杂的配置电路。相对于无源晶体,有源晶振的缺陷是其信号电平是固定的,需要选择好合适输出电平,灵活性较差,价格相对较高。对于时序要求敏感的应用,还是有源的晶振好,因为可以选用比较精密的晶振,甚至是高档的温度补偿晶振。有些DSP内部没有起振电路,只能使用有源的晶振,如TI的6000系列等。有源晶振相比于无源晶体通常体积较大,但现在许多有源晶振是表贴的,体积和晶体相当,有的甚至比许多晶体还要小。

  在电子学上,通常将含有晶体管元件的电路称作“有源电路”(如有源音箱、有源滤波器等),而仅由阻容元件组成的电路称作“无源电路”。电脑中的晶体振荡器也分为无源晶振和有源晶振两种类型。无源晶振与有源晶振的英文名称不同,无源晶振为crystal(晶体),而有源晶振则叫做oscillator(振荡器)。无源晶振是有2个引脚的无极性元件,需要借助于时钟电路才能产生振荡信号,自身无法振荡起来,所以“无源晶振”这个说法并不准确;有源晶振有4只引脚,是一个完整的振荡器,其中除了石英晶体外,还有晶体管和阻容元件,因此体积较大。

  有源晶振型号纵多,而且每一种型号的引脚定义都有所不同,接发也不同,下面我介绍一下有源晶振引脚识别,以方便大家

  有个点标记的为1脚,按逆时针(管脚向下)分别为2、3、4。

  有源晶振通常的用法:一脚悬空,二脚接地,三脚接输出,四脚接电压。

  有源晶振不需要DSP的内部振荡器,信号质量好,比较稳定,而且连接方式相对简单(主要是做好电源滤波,通常使用一个电容和电感构成的PI型滤波网络,输出端用一个小阻值的电阻过滤信号即可),不需要复杂的配置电路。相对于无源晶体,有源晶振的缺陷是其信号电平是固定的,需要选择好合适输出电平,灵活性较差,而且价格高。

  有源晶振是右石英晶体组成的,石英晶片之所以能当为振荡器使用,是基于它的压电效应:在晶片的两个极上加一电场,会使晶体产生机械变形;在石英晶片上加上交变电压,晶体就会产生机械振动,同时机械变形振动又会产生交变电场,虽然这种交变电场的电压极其微弱,但其振动频率是十分稳定的。当外加交变电压的频率与晶片的固有频率(由晶片的尺寸和形状决定)相等时,机械振动的幅度将急剧增加,这种现象称为“压电谐振”。

  压电谐振状态的建立和维持都必须借助于振荡器电路才能实现。图3是一个串联型振荡器,晶体管T1和T2构成的两级放大器,石英晶体XT与电容C2构成LC电路。在这个电路中,石英晶体相当于一个电感,C2为可变电容器,调节其容量即可使电路进入谐振状态。该振荡器供电电压为5V,输出波形为方波。

  有源晶振型号纵多,而且每一种型号的引脚定义都有所不同,接发也不同,下面我介绍一下有源晶振引脚识别,以方便大家

  有个点标记的为1脚,按逆时针(管脚向下)分别为2、3、4。

  有源晶振通常的用法:一脚悬空,二脚接地,三脚接输出,四脚接电压。

  有源晶振不需要DSP的内部振荡器,信号质量好,比较稳定,而且连接方式相对简单(主要是做好电源滤波,通常使用一个电容和电感构成的PI型滤波网络,输出端用一个小阻值的电阻过滤信号即可),不需要复杂的配置电路。相对于无源晶体,有源晶振的缺陷是其信号电平是固定的,需要选择好合适输出电平,灵活性较差,而且价格高。

  有源晶振是右石英晶体组成的,石英晶片之所以能当为振荡器使用,是基于它的压电效应:在晶片的两个极上加一电场,会使晶体产生机械变形;在石英晶片上加上交变电压,晶体就会产生机械振动,同时机械变形振动又会产生交变电场,虽然这种交变电场的电压极其微弱,但其振动频率是十分稳定的。当外加交变电压的频率与晶片的固有频率(由晶片的尺寸和形状决定)相等时,机械振动的幅度将急剧增加,这种现象称为“压电谐振”。

  压电谐振状态的建立和维持都必须借助于振荡器电路才能实现。

  石英晶体振荡器的频率稳定度可达10^-9/日,甚至10^-11。例如10MHz的振荡器,频率在一日之内的变化一般不大于0.1Hz。因此,完全可以将晶体振荡器视为恒定的基准频率源(石英表、电子表中都是利用石英晶体来做计时的基准频率)。从PC诞生至现在,主板上一直都使用一颗14.318MHz的石英晶体振荡器作为基准频率源。 主板上除了这颗14.318MHz的晶振,还能找到一颗频率为32.768MHz的晶振,它被用于实时时钟(RTC)电路中,显示精确的时间和日期

  方形有源晶振引脚分布:

  1、正方的,使用DIP-8封装,打点的是1脚。

  1-NC; 4-GND; 5-Output; 8-VCC

  2、长方的,使用DIP-14封装,打点的是1脚。

  1-NC; 7-GND; 8-Output; 14-VCC

  BTW:

  1、电源有两种,一种是TTL,只能用5V,一种是HC的,可以3.3V/5V

  2、边沿有一个是尖角,三个圆角,尖角的是一脚,和打点一致。

  Vcc out

  NC(点) GND

  现在提供一些实际数据:

  测试样品为TOYOCOM的711SC 1.000M的输出频率,1脚悬空,2脚接地,3脚输出,4叫接+5V;

  1.4V就开始起振,峰值电压1.64V,但是工作频率会有一定的偏差;3V时峰值电压3.24V,工作频率1.000M,输出频率准确;5V时峰值电压为5.6V,工作频率1.000M,输出频率准确



关于晶振的匹配电容问题

晶振还是晶体?
晶振的话好像不用电容吧?
晶体的话0.1u和0.01u的电容有些大了,
一般应该100p到20p之间

nod
晶振的标称值在测试时有一个“负载电容”的条件,在工作时满足这个条件,振荡频率才与标称值一致。一般来讲,有低负载电容(串联谐振晶体)
高负载电容(并联谐振晶体)之分。在电路上的特征为:晶振串一只电容跨接在IC两只脚上的,则为串联谐振型;一只脚接IC,一只脚接地的,则为并联型。如确实没有原型号,需要代用的可采取串联谐振型电路上的电容再并一个电容,并联谐振电路上串一只电容的措施。例如:4.433MHz晶振,并一只3300PF电容或串一只70P的微调电容。另一种说法是“损耗值”与“激励电平”之说:

其实,上述原因都可以作为选择晶振的条件作为考虑。


  常见的晶振大多是二只脚,3脚的晶振是一种集晶振和电容为一体的复合元件。由于在集成电路振荡端子外围电路中总是以一个晶振(或其它谐振元件)和两个电容组成回路,为便于简化电路及工艺,人们便研制生产了这种复合件。其3个引脚中,中间的1个脚通常是2 个电容连接一起的公共端,另外2个引脚即为晶振两端,也是两个电容各自与晶振连接的两端。由此可见,这种复合件可用一个同频率晶振和两个100~200pF的瓷片电容按常规连接后直接予以代换。

*********************************************************************************

怎样选择一款合适的晶体振荡器21ic.com
发信站: 瀚海星云 (2003年11月04日10:18:05 星期二), 站内信件

---- 本文介绍了一些足以表现出一个晶体振荡器性能高低的技术指标,了解这些指标的含义,将有助于通讯设计工程师顺利完成设计项目,同时也可以大大减少整机

---- 总频差:在规定的时间内,由于规定的工作和非工作参数全部组合而引起的晶体振荡器频率与给定标称频率的最大频差。

---- 说明:总频差包括频率温度稳定度、频率温度准确度、频率老化率、频率电源电压稳定度和频率负载稳定度共同造成的最大频差。一般只在对短期频率稳定度关心,而对其他频率稳定度指标不严格要求的场合采用。例如:精密制导雷达。

---- 频率温度稳定度:在标称电源和负载下,工作在规定温度范围内的不带隐含基准温度或带隐含基准温度的最大允许频偏。

---- fT=±(fmax-fmin)/(fmax+fmin)
---- fTref =±MAX[|(fmax-fref)/fref|,|(fmin-fref)/fref|] fT:频率温度稳定度(不带隐含基准温度)
---- fTref:频率温度稳定度(带隐含基准温度)
---- fmax :规定温度范围内测得的最高频率
---- fmin:规定温度范围内测得的最低频率
---- fref:规定基准温度测得的频率

---- 说明:采用fTref指标的晶体振荡器其生产难度要高于采用fT指标的晶体振荡器,故fTref指标的晶体振荡器售价较高。

---- 几种电子系统使用的晶体振荡器典型频率温度稳定度指标见下表:

---- 表中有一部分频率温度稳定度指标应是带隐含基准温度的频率温度稳定度指标,但没表示出来。 (1ppm=1×10-6;1ppb=1×10-9)。

---- 频率稳定预热时间:以晶体振荡器稳定输出频率为基准,从加电到输出频率小于规定频率允差所需要的时间。

---- 说明:在多数应用中,晶体振荡器是长期加电的,然而在某些应用中晶体振荡器需要频繁的开机和关机,这时频率稳定预热时间指标需要被考虑到(尤其是对于在苛刻环境中使用的军用通讯电台,当要求频率温度稳定度≤±0.3ppm(-45℃~85℃),采用OCXO作为本振,频率稳定预热时间将不少于5分钟,而采用DTCXO只需要十几秒钟)。

---- 频率老化率:在恒定的环境条件下测量振荡器频率时,振荡器频率和时间之间的关系。这种长期频率漂移是由晶体元件和振荡器电路元件的缓慢变化造成的,可用规定时限后的最大变化率(如±10ppb/天,加电72小时后),或规定的时限内最大的总频率变化(如:±1ppm/(第一年)和±5ppm/(十年))来表示。

---- 说明:TCXO的频率老化率为:±0.2ppm~±2ppm(第一年)和±1ppm~±5ppm(十年)(除特殊情况,TCXO很少采用每天频率老化率的指标,因为即使在实验室的条件下,温度变化引起的频率变化也将大大超过温度补偿晶体振荡器每天的频率老化,因此这个指标失去了实际的意义)。OCXO的频率老化率为:±0.5ppb~±10ppb/天(加电72小时后),±30ppb~±2ppm(第一年),±0.3ppm~±3ppm(十年)。

---- 频率压控范围:将频率控制电压从基准电压调到规定的终点电压,晶体振荡器频率的最小峰值改变量。

---- 说明:基准电压为+2.5V,规定终点电压为+0.5V和+4.5V,压控晶体振荡器在+0.5V频率控制电压时频率改变量为-110ppm,在+4.5V频率控制电压时频率改变量为+130ppm,则VCXO电压控制频率压控范围表示为:≥±100ppm(2.5V±2V)。

---- 压控频率响应范围:当调制频率变化时,峰值频偏与调制频率之间的关系。通常用规定的调制频率比规定的调制基准频率低若干dB表示。

---- 说明:VCXO频率压控范围频率响应为0~10kHz。

---- 频率压控线性:与理想(直线)函数相比的输出频率-输入控制电压传输特性的一种量度,它以百分数表示整个范围频偏的可容许非线性度。

---- 说明:典型的VCXO频率压控线性为:≤±10%,≤±20%。简单的VCXO频率压控线性计算方法为(当频率压控极性为正极性时):

---- 频率压控线性=±((fmax-fmin)/ f0)×100%
---- fmax:VCXO在最大压控电压时的输出频率
---- fmin:VCXO在最小压控电压时的输出频率
---- f0:压控中心电压频率

---- 单边带相位噪声£(f):偏离载波f处,一个相位调制边带的功率密度与载波功率之比。

*****************************************************************************************
请问单片机晶震旁的2个电容有什么要求吗?

这个是晶体的匹配电容,只有在外部所接电容为匹配电容的情况下,
振荡频率才能保证在标称频率附近的误差范围内。

最好按照所提供的数据来,如果没有,一般是30pF左右。太小了不容易
起振。

在某些情况下,也可以通过调整这两个电容的大小来微调振荡频率,当然
可调范围一般在10ppm量级。

使用特权

评论回复
8
Murphy103| | 2011-9-29 17:06 | 只看该作者
楼上解释的很详细,学习了。

使用特权

评论回复
9
nongfuxu| | 2011-9-30 07:17 | 只看该作者
学习中
电阻见到过,串接还真是第一次.

使用特权

评论回复
10
zhl100| | 2011-9-30 08:18 | 只看该作者
标准要求吧

使用特权

评论回复
11
q331513266| | 2011-9-30 09:22 | 只看该作者
把振荡电路自己画出来看,啥都明白了……

使用特权

评论回复
12
jackyard| | 2011-9-30 09:43 | 只看该作者
串连一个电阻是为了加一个延时

使用特权

评论回复
13
xiaotann| | 2011-9-30 11:38 | 只看该作者
限流

使用特权

评论回复
14
klchang| | 2011-9-30 11:47 | 只看该作者
学习了,但一般来说,晶振的设计只要参考相关芯片资料和开发板资料就可以了。

使用特权

评论回复
15
远去的记忆| | 2011-9-30 12:51 | 只看该作者
两位楼主,辛苦呀,太经典了!!!

使用特权

评论回复
16
qczq| | 2011-9-30 14:45 | 只看该作者
...
总结并联电阻的四大作用:

1、配合IC内部电路组成负反馈、移相,使放大器工作在线性区;
2、限流防止谐振器被过驱;
3、并联降低谐振阻抗,使谐振器易启动;
4、电阻取值影响波形的脉宽。

hhucwyd 发表于 2011-9-29 16:07


1、就是给内部振荡管提供偏置电压

2、限流防止谐振器被过驱——这个是串联电阻干的活吧?还有串电容的

使用特权

评论回复
17
meteor_lcj| | 2011-9-30 19:36 | 只看该作者
:victory:

使用特权

评论回复
18
kmopty| | 2011-11-16 09:25 | 只看该作者
学习啦

使用特权

评论回复
19
xmar| | 2011-11-17 17:35 | 只看该作者
串联电容或电阻:提高晶振电路可靠性、减少温度影响。

使用特权

评论回复
20
NE5532| | 2011-11-17 17:38 | 只看该作者
串电阻是降低驱动功率,避免过激励,并电阻是为了帮助起振,串的电阻一般都是百欧姆级,并的一般都上M,很怀疑楼主这个电路是否能正常工作。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

6

主题

85

帖子

2

粉丝