发新帖我要提问
返回列表
打印

用VHDL设计一个三角波出现的问题

[复制链接]
1419|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
77muke|  楼主 | 2008-7-23 15:02 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
三角波, VHDL设计, 时钟, 电阻, 调试
用VHDL设计一个三角波出现的问题，为了得到64个时钟周期为一个周期的三角波，对于8位D/A电阻转换网络，输出Q每次加8.调试时出现的波形总有两个点会跳变。请教这是什么原因。谢谢。

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

77muke

34

主题

78

帖子

0

粉丝