发新帖我要提问
返回列表
打印

verilog 可综合问题

[复制链接]
1315|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
magic_yuan|  楼主 | 2011-10-5 15:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, verilo, FPGA, PGA, 小程序
各位大侠，
小弟刚把VERILOG语法学习完，写了几个小程序练手。看到教材里有可综合和不可综合，查了很多资料，但还是不是很明白两者的差别。
    可综合是指能烧到FPGA里面的？不可综合不能用？教材里也没详细说，很是郁闷。
求教！！！
  十分感谢。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
huangpix| | 2011-10-7 21:34 | 只看该作者
可综合表示经过综合工具综合后，能够映射到FPGA硬件中
不可综合就是综合工具无法识别，不能够将其映射到FPGA硬件中，通常用于仿真使用

使用特权

评论回复 赏
板凳
magic_yuan|  楼主 | 2011-10-8 14:23 | 只看该作者
十分感谢楼上。
楼上几句话甚过我翻很多书。十分感谢！

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

magic_yuan

359

主题

2770

帖子

7

粉丝