本帖最后由 SuperX-man 于 2011-10-24 12:10 编辑
声明:本教程为Goldsunmonkey为庆祝Xilinx论坛成立一周年来与大家分享一些东西的系列。
为Xilinx和Xilinx论坛发展贡献自己的一点力量。可以供大家(除商业意图以外)随意下载使用交流。
如果使用为了商业意图,请联系作者。
这个问题很简单,写完后不希望大家责怪我说这个也太简单了,我也是偶尔发现,解决了我对如何
使用LUT进行逻辑设计的困惑。希望对有用的人有用
[color]第一步 打开一个ISE工程,随便哪一个有HDL组成的都可以,我打开的如下:
第二步 进行综合,修改自己的错误。综合成功。
第三步,在区域2中点击区域3的选项运行,一定不要选择区域3上面的那个选项,出现如下界面:在不熟悉的条件下,请选用默认的选项。
将出现如下图的顶层图:
双击后进入,一直看到自己所有模块都在里面。
不停双击,直到最底层,只能是LUT和寄存器为止,我的是如此:
双击上面显示的LUT,跳出对话框。
上面的为显示原理图部分。
依次为等式,真值表,卡纳夫表,就不一一列出了。
|