通用单粒子测试系统的软件平台开发

2万 · 2019-4-13 11:16

通用单粒子测试系统的软件平台开发
空间辐射效应是影响航天器器件在宇宙空间中稳定运行的重要因素之一，为
了确保航天器器件在轨运行的稳定性及可靠性，需要在地面进行模拟单粒子辐照
试验研究。大规模数字集成电路的单粒子效应地面模拟试验，是验证电子器件可
靠性的重要方法，为解决器件单粒子效应防护提供第一手的数据支撑。
本文对中科院微电子所原有单粒子效应测试系统硬件平台进行了改善，并搭
建了完整的软件测试系统:首先研究了原有单粒子效应测试系统，该测试系统包
括一个运动控制系统(步进电机)、被测器件装载子板、多FPGA架构的测试系
统母板以及带有ChipScope功能的PC机。该测试系统的优点在于设计了一个安
装在测试系统母板中央的电机控制运动分系统，该运动分系统驱动搭载芯片的平
台母板旋转，增加了单次安装芯片的被辐射面积，缩短了不同芯片切换的时间;
并配合圆形的测试平台母板，最大限度的减少旋转运动所占用的空间面积，使系
统完美适配国内各地面单粒子模拟单位的试验设备。该测试系统可同时加载8颗
被测样品，在地面模拟空间单粒子辐射环境中，高效完成各种集成电路的抗单粒
子翻转((SEU)效应验证。
但是该原有单粒子测试系统投入使用时间较短，实际应用时存在一些问题和
缺陷:操作界面人机交互性不好、自动化程度不高。本文在原有的单粒子测试系
统基础上优化了下位机测试算法，设计了一个测试上位机交互界面:控制下位机
作业、接收下位机回传测试数据加以显示并保存在本机文档中，摒弃了原来厂家
自带的步进电机上位机，利用LabVIEW软件独立开发了一款新的开放性步进电
机上位机界面，着重进行了反馈功能设计;同时，开发控制FPGA测试过程的上
位机，并将两者进行集成，形成了完善的可完整控制多芯片测试流程的上位机系
统。本文中被测对象选用为我国航天机构常用的、受单粒子效应影响较大的半导
体静态随机存储器:SRAM o

2万 · 2019-4-13 11:17

宇宙空间中充斥着各种高能粒子，当航天电子器件受到这些高能粒子轰击
时，会引发电路异常或失效，严重时甚至会导致系统故障，进而影响整个航天器，
严重阻碍了人类对外太空的探索与开发[[6]。上世纪七八十年代，据美国国家地球
物理数据中心统计数据，美国发射的39颗同步卫星共发生了1589次故障，其中
71%的故障来自于各种辐射效应。有关研究机构在对我国发射的6颗通信卫星的
故障分析中，发现由辐射效应所导致的故障为12次，在总故障的比例也达到了
40%[4}。这些数据充分的说明了辐射效应对航天器器件产生了严重的影响。随着
航空航天技术的进步，未来的空间站或许要在外太空服役几十年甚至上百年，未
来的火星探测器将面临更加复杂的辐射环境，对航天电子器件的可靠性和寿命带
来了巨大的挑战。而·随着半导体技术的发展与进步，工作电压在不断降低，特征
工艺尺寸在不断缩减，导致集成电路在高能粒子面前越来越脆弱。由此可见，研
究抗辐射加固技术以及研究一种通用单粒子测试系统对于我国航空航天事业的
长远发展具有重大意义。

2万 · 2019-4-13 11:17

2万 · 2019-4-13 11:18

2万 · 2019-4-13 11:18

集成测试系统中的多FPGA架构母板包含I块主控FPGA模块和4块从
FPGA模块，分工完成整个测试所需功能:主控FPGA负责时钟生成和分配部分:
从FPGA负责被测芯片的功能测试部分:读写控制、算法实现、翻转数统计、·时
钟分频等从而适应SRAM单粒子效应测试的试验设计需求。
整个测试过程为:在电源供电开始后，FPGA运行己经烧录好的程序，给待
测芯片激励信号使其工作，在测试过程中，FPGA通过回读被测芯片的数据并进
行比较，统计出错误数，通过PC机上安装的ChipScope在线调试软件观测并手
动记录测试结果。测试系统框图如图2-2所示，FPGA的主要功能是通过内部的
测试算法将i}!J试波形施加到待测SRAM端口、将SRAM读出数据与写入数据进
行比较处理，计算出翻转错误统计结果。PC机的主要功能是通过ChipScope在
线观测FPGA翻转错误统计信号并通过电机上位机控制集成测试平台旋转运动。
系统供电电源选择Antec电源为集成测试平台提供SV和12V的工作电压。

2万 · 2019-4-13 11:18

2万 · 2019-4-13 11:19

2万 · 2019-4-13 11:20

2万 · 2019-4-13 11:20

2万 · 2019-4-13 11:21

SRAM被称为静态随机存储器，是由CMOS管组成的静态存储器。SRAM
需要依靠不间断的供电来维持所存数据的完整性，一旦断电存储在内存中的数据
将丢失。静态随机存储器可以对所有地址进行写读操作，通过锁存器原理保存数
据，在无操作条件下，锁存器处于稳定状态，保持数据稳定，无需周期性的充电
刷新。静态随机存储器由一系列基本单元阵列和外围电路组成，SRAM的性能主
要由阵外围电路的优劣和阵列的划分来决定。
SRAM电路结构与读写操作和电路结构与一般RAM相类似，由时序控制电
路、输入输出电路、译码器、灵敏放大器及存储阵列五个部分组成。静态随机存
储器的阵列结构由存储单元按列和行排列而成，列和行分别称为“位线”和“字
线”。每一个存储单元对应唯一一个地址，或者说列和行的交集定义出地址，每
个地址连接到一个特定的数据输入和输出端口。一个存储器芯片上的自阵列数目
取决于整个芯片的布局、存储速度的要求、数据输入和输出端口的数量、存储器
的大小和测试要求。
如图2-7所示，存储阵列是由存储单元(cell)所组成的矩形阵列。每一个单元
都具有自己单独的地址，通过外围译码电路选择对应的单元进行写读操作。译码
电路包含列译码电路和行译码电路，其中，列译码电路是从2n行中选择一列，
行译码用来从2k中列中选择一列。于是通过列译码和行译码的共同选择，从阵
列中挑出相应的单元进行写读操作。数据的读写操作由写入电路和灵敏放大器共
同完成。在数据读取的过程中，由于位线过长导致从单元中读出的信号很弱，则
需要使用灵敏放大器来放大信号，以加速数据的读取过程。写入电路用来执行数
据的输入操作。控制电路的作用是用来控制数据的写读和解码的过程。通过相应
的控制信号，如写使能信号和读使能信号，来控制数据的写读操作。

2万 · 2019-4-13 11:21

2万 · 2019-4-13 11:24

2万 · 2019-4-13 11:24

2万 · 2019-4-13 11:25

2万 · 2019-4-13 11:26

2万 · 2019-4-13 11:27

电机上位机的设计目标是通过LabVIEW实现的上位机控制固定在FPGA母
板中央的步进电机实现正、反转，从而带动FPGA母板进行转动，将被测芯片带
动到辐射区域，系统应具有亲和力的软件交互界面和实时性，实时的对步进电机
的旋转角度和位置进行监控。系统通过以下命令完成所有操作:位置初始化命令、
旋转速度命令、相对位移的命令、使能命令以及位置确认的命令。具体的执行过
程为:电机接收到命令后驱动负载平台进行指定动作并进行相应命令的反馈，上
位机接收到这些反馈信息后，加以解析并通过3D动画实时显示在由LabVIEW
实现的显示控件中，为操作人员提供相应的参考。图3-1为电机上位机界面。电
机上位机包括:电机串口自动识别模块、电机初始化模块、电机停止工作模块、
电机运动控制模块、电机当前位置反馈识别模块，如图3-2所示。

2万 · 2019-4-13 11:28

2万 · 2019-4-13 11:31

2万 · 2019-4-13 11:33

这个貌似和核物理什么的有关系。。。不过超出STM32的范畴了不知道发在这里合适不合适。。。

1万 · 2019-5-6 11:22

非常感谢楼主分享

通用单粒子测试系统的软件平台开发

技术奇才奖章

伴坛终老