发新帖我要提问
返回列表
打印
[verilog]

通过赛灵思Virtex-7 产品系列以及高级综合实现TeraFLOP 性能

[复制链接]
1435|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
ooljo|  楼主 | 2011-10-10 07:06 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
赛灵思, 产品系列, virtex, DSP, PGA
FPGA 通常与大多数可编程逻辑、高 I/O 引脚数以及大型定点 DSP 阵列有关。 虽然FPGA并不是以其浮点处理能力而著称，但该项特性却非常出色。浮点运算符是通过可编程逻辑查看表 (LUT) 和 DSP 处理单元 (DSP slice) 组合进行映射的。这份白皮书概述了定点和浮点式DSP编码技术，囊括了TRL及Xilinx®IP及工具的产品组合

2099-3902-wp249.pdf

605.15 KB

使用特权

评论回复 赏

相关下载

相关帖子
沙发
ertu| | 2011-10-10 07:31 | 只看该作者
过来了解下

使用特权

评论回复 赏
板凳
ertu| | 2011-10-10 07:31 | 只看该作者
谢谢楼主分享

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

ooljo

0

主题

653

帖子

1

粉丝