AutoPilot 高级综合工具专门针对赛灵思 FPGA 架构进行了精心优化，可智能生成寄存器传输级 (RTL) 代码，从而获得最佳结果质量，满足吞吐量、功耗、面积和时序等设计目标。此外，还可充分发挥采用 C、C++ 或 SystemC 语言进行较高抽象级设计工作的优势，大幅缩短验证时间。赛灵思新型 Virtex-7 系列芯片产品支持多达 200 万个逻辑单元和 4000 个DSP48E1 SLICE。AutoPilot 高级综合工具和即插即用型 IP 核的完美组合，将帮助用 C、C++ 或 SystemC 建模的客户缩短开发时间。
采用赛灵思最新可扩展式处理平台的嵌入式设计人员结合使用高级综合技术，将能够更加无缝地在 ARM Cortex-A9 MPCore 处理器和可编程逻辑之间进行设计分区。而 AutoPilot 和 ISE 设计套件的完美组合，将帮助系统架构师、硬件设计人员以及未来的嵌入式软件开发人员结合采用串/并行处理技术，让嵌入式系统轻松执行日益复杂的功能，从而满足全球嵌入式系统所面临的严峻系统要求挑战。
专门针对赛灵思 FPGA 架构优化的新版 AutoPilot 产品将于 2011 年上半年开始向客户供货。今后，AutoPilot 产品将成为赛灵思 ISE 设计套件软件的选项之一。 |
楼主
标题置顶
标题高亮
