21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › ISE 12中Xilinx FPGA的部分重配置
返回列表 发新帖我要提问

ISE 12中Xilinx FPGA的部分重配置

[复制链接]
1964|0
 楼主| kakio 发表于 2011-10-11 07:19 | 显示全部楼层 |阅读模式
FPGA, se, XILINX, AN, ip
Xilinx正在改进其IP核与设计工具，以提高Spartan-6、Virtex-6和7系列FPGA的生产率。 PlanAhead™重新设计的全新用户界面不仅提供了RTL到比特流方法的简化流程，还可以实现更快的时序收敛和时序保存。AXI4 即插即用型 IP 套件可以改善设计的重用性并加速产品上市进程。

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

kakio

0

主题

826

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部