FPGA系统设计中的对与错

发表于 2011-10-11 19:57

1.
v×：这个模块太简单不用仿，直接上板子调
v㊣：任何模块都要经过仿真调试，且要注意仿真的覆盖率
注：不要因为FPGA可以改就只重视调不在乎仿真，要养成没仿真的设计不上板子的好习惯

发表于 2011-10-11 19:57

2.
v×：武断认为某款FPGA太慢，一综合不行就换器件
v㊣：查找关键路径，优先采用代码级的速度优化技术，其次采用综合优化技术
注：绝大多数的FPGA设计都可以通过代码和综合技术的优化提高性能

发表于 2011-10-11 19:58

3.
v×：仿真就是看波形
v㊣：波形结合条件输出和断言分析注：复杂的设计在仿真时可以采用打印输出和条件判断输出以及断言告警的方法来输出仿真结果，甚至可以通过良好的仿真模型和检查模块实现自动检查。

发表于 2011-10-11 19:59

4.
v×：把FPGA资源过度充分利用，比如用99%的资源
v㊣：留有一定的资源余量
注：FPGA器件在资源实用非常高时会导致时序性能的急剧下降，一般一个产品设计时FPGA的资源利用率最好不要超过80%,同时兼顾管脚兼容性升级

发表于 2011-10-11 19:59

我只是抛砖头，希望可以引来美玉:)

发表于 2011-10-11 22:20

先顶了，呵呵

发表于 2011-10-11 22:28

我是美玉

发表于 2011-10-12 08:24

我依然是砖头

发表于 2011-10-12 10:36

美不美,拿出来看看就知道了:lol

发表于 2011-10-12 11:11

汗，我在3那儿搞混了。

发表于 2011-10-12 11:20

美不美,拿出来看看就知道了:lol
AutoESL 发表于 2011-10-12 10:36

我很美～～

发表于 2011-10-12 11:26

我很美～～
GoldSunMonkey 发表于 2011-10-12 11:20

上PP

发表于 2011-10-12 12:48

我要看PP

发表于 2011-10-12 12:48

:lol

发表于 2011-10-12 13:10

我写程序的时候有时候也有懒毛病，呵呵

发表于 2011-10-12 13:33

很好的总结

发表于 2011-10-12 14:09

:handshake

发表于 2011-10-12 16:21

:handshake

发表于 2011-10-12 23:47

看看大神们的情况

发表于 2011-10-13 21:41

上PP
xiao6666 发表于 2011-10-12 11:26

顶