LVDS信号：
LVDS ：Low Voltage Differential Signaling ，低电压差分信号。
LVDS 传输支持速率一般在155Mbps （大约为77MHZ ）以上。
LVDS 是一种低摆幅的差分信号技术，它使得信号能在差分PCB 线对或平衡电缆上以几百Mbps 的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。
IEEE 在两个标准中对LVDS 信号进行了定义。ANSI/TIA/EIA-644 中，推荐最大速率为655Mbps ，理论极限速率为1.923Mbps 。
1.1 LVDS 信号传输组成
图1 LVDS 信号传输组成图
LVDS 信号传输一般由三部分组成：差分信号发送器，差分信号互联器，差分信号接收器。
差分信号发送器：将非平衡传输的TTL 信号转换成平衡传输的LVDS 信号。通常由一个IC 来完成，如：DS90C031
差分信号接收器：将平衡传输的LVDS 信号转换成非平衡传输的TTL 信号。通常由一个IC 来完成，如：DS90C032
差分信号互联器：包括联接线（电缆或者PCB 走线），终端匹配电阻。按照IEEE 规定，电阻为100 欧。我们通常选择为100 ，120 欧。
1.2 LVDS 信号电平特性
LVDS 物理接口使用1.2V 偏置电压作为基准，提供大约400mV 摆幅。
LVDS 驱动器由一个驱动差分线对的电流源组成（通常电流为3.5mA ），LVDS 接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100Ω 的匹配电阻，并在接收器的输入端产生大约350mV 的电压。
电流源为恒流特性，终端电阻在100――120 欧姆之间，则电压摆动幅度为：3.5mA * 100 = 350mV ；3.5mA * 120 = 420mV 。
下图为LVDS 与PECL （光收发器使用的电平）电平变化。
图2 LVDS 与PECL 电平图示
由逻辑“0” 电平变化到逻辑“1” 电平是需要时间的。
由于LVDS 信号物理电平变化在0 。85――1 。55V 之间，其由逻辑“0” 电平到逻辑“1” 电平变化的时间比TTL 电平要快得多，所以LVDS 更适合用来传输高速变化信号。其低压特点，功耗也低。
采用低压技术适应高速变化信号，在微电子设计中的例子很多，如：FPGA 芯片的内核供电电压为2 。5V 或1.8V ；PC 机的CPU 内核电压，PIII800EB 为1.8V ；数据传输领域中很多功能芯片都采用低电压技术。
抑止共模噪声是DS（差分信号）的共同特性，如RS485,RS422电平，采用差分平衡传输，由于其电平幅度大，更不容易受干扰，适合工业现场不太恶劣环境下通讯 |
楼主
标题置顶
标题高亮
