异步清零

发表于 2011-10-12 13:12

　同步是指与时钟同步，即时钟触发条件满足时检测清零信号是否有效，有效则在下一个时间周期的触发条件下，执行清零，异步是清零信号有效时，无视触发脉冲，立即清零。
　　例如74LS161采用异步清零，而74LS162,74LS163采用的是同步清零。在同步清零的计数器电路中，RD‘ 出现低电平后要等下一个CLK信号到达时才能将触发器清零。而在异步清零的计数器电路中，只要RD’ 出现低电平，触发器立即被置零，不受CLK的控制。

发表于 2011-10-12 20:00

不错

发表于 2011-10-18 10:44

嗯，简单明了。好学。

发表于 2011-11-25 20:39

一看就懂，就喜欢这些东西。

[Actel FPGA] 异步清零

相关帖子

浏览过的版块

技术新星奖章

常驻人口