发新帖我要提问
返回列表
打印
[Quartus]

nios数据传输问题

[复制链接]
1140|9
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
yym86202|  楼主 | 2019-4-17 15:15 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
数据传输, NIOS, Avalon, maste, pi
最近在学习nios，想知道nios与外面fpga的数据怎么通过avalon协议传输？我在搭建mcu的时候怎么搭建地址线与数据线？是用i2c slave to avalon-MM master bridge这个核还是直接放PIO？哪位大神指点一下

使用特权

评论回复 赏

相关下载

相关帖子
沙发
liguangyu678| | 2019-4-18 17:32 | 只看该作者
分配好合适基地址后，连接nios2的data_master上，通过IORW函数写基地址，配对应寄存器

使用特权

评论回复 赏
板凳
yym86202|  楼主 | 2019-4-19 08:17 | 只看该作者
liguangyu678 发表于 2019-4-18 17:32
分配好合适基地址后，连接nios2的data_master上，通过IORW函数写基地址，配对应寄存器 ...

我的意思是nios生成的mcu核与外围逻辑电路怎么数据交换，就是在fpga原理图中外面逻辑电路怎么与nios生成的mcu连线，除了clk和reset外还得有数据线吧？我现在想用fpga做脉冲累加计数，然后用nios生成的mcu把数据发送出去~~~现在没搞明白外面的累加数据怎么送到nios生成的mcu中，恳请大神指点，谢谢~~~

使用特权

评论回复 赏
地板
liguangyu678| | 2019-4-19 09:00 | 只看该作者
yym86202 发表于 2019-4-19 08:17
我的意思是nios生成的mcu核与外围逻辑电路怎么数据交换，就是在fpga原理图中外面逻辑电路怎么与nios生成 ...

直接连FPGA的PIN脚啊   nios是使用的FPGA的内部资源  类似IP核的使用而已

使用特权

评论回复 赏
5楼
yym86202|  楼主 | 2019-4-19 13:58 | 只看该作者
liguangyu678 发表于 2019-4-19 09:00
直接连FPGA的PIN脚啊   nios是使用的FPGA的内部资源  类似IP核的使用而已

看来我的表述还是有问题，譬如pll的clock输出与nios的clock输入可以直接通过连线相连接，然后我用verliog写了一个脉冲计数的模块，得到了一组数据AD[15:0]，我就想怎么把这组数据送到nios里面去处理，这些都是在altera芯片内部交换，并不涉及到片子的管脚

使用特权

评论回复 赏
评论
yym86202 2019-4-24 10:46 回复TA
@zxq6 ：搞得不明白，我现在是直接在nios里面放了一个pio口，不知道这样行不行，麻烦大神给我看一下，后面跟图 
zxq6 2019-4-23 15:06 回复TA
错了，是avalon总线，axi是xilinx的 
zxq6 2019-4-23 15:04 回复TA
有axi总线可以做数据交换的。 就像stm32的并行总线，你去看看应该就能够知道。 
6楼
yym86202|  楼主 | 2019-4-24 10:52 | 只看该作者

22.jpg (114.02 KB )

22.jpg

使用特权

评论回复 赏
7楼
zxq6| | 2019-4-24 14:53 | 只看该作者
yym86202 发表于 2019-4-24 10:52

理论上是没有问题的。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

yym86202

16

主题

81

帖子

0

粉丝