本帖最后由 SuperX-man 于 2011-10-24 12:10 编辑
声明:本教程为Goldsunmonkey为庆祝Xilinx论坛成立一周年来与大家分享一些东西的系列。
为Xilinx和Xilinx论坛发展贡献自己的一点力量。可以供大家(除商业意图以外)随意下载使用交流。
如果使用为了商业意图,请联系作者。
如何处理没有使用的IO管管脚,肯定很多设计过程师都在迷茫中。这个问题该如何呢?
是悬空还是应该做其他处理,如果悬空,当设计管脚不够用必然会造成整个板卡的改版。
如果去避免这个问题,这也是Xilinx ISE强大的地方。
我们可以在生成BIT的时候,完成这个工作。
具体设置,见图:选择上下拉或者高阻态。
|