21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 大侠们ZYQN FIFO 出来后的tvalid 与 tuser没有对齐，怎 ...
返回列表 发新帖我要提问

大侠们ZYQN FIFO 出来后的tvalid 与 tuser没有对齐，怎么解决？

[复制链接]
824|2
 楼主| luiszhao 发表于 2019-4-18 16:12 | 显示全部楼层 |阅读模式
FIFO, tv, se, AC, 调试
最近调试图像，图像老是有错位，后来发现是FIFO出来后的tvalid 与 tuser没有对齐（tuser延后了），各位大侠，请问这种情况有什么好的解决办法？

注：tready 一直为正常为1，
tuser 为一帧图像的开始

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
zhangmangui 发表于 2019-6-17 22:40 | 显示全部楼层
是不是IP哪儿设置的不对啊  
回复

收藏 举报

liujianliang 发表于 2019-7-23 11:15 | 显示全部楼层
现在解决了吗？
是不是图像进fifo 时的 HSYC和HSYNV时序不对？
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

luiszhao

1

主题

2

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部