打印
[STM32F4]

采取了各种措施,都不能有效降低ADC的偏移误差!

[复制链接]
973|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
yzzly|  楼主 | 2019-4-24 14:19 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
本帖最后由 yzzly 于 2019-4-24 17:05 编辑

STM32F407IGT6系统,需要测量8路交流模拟输入信号,采用规则转换方式,每周波(20毫秒)采样128个点,TIM4触发,DMA2读取;核心板子(86mm*68mm)为4层板,REF3033参考芯片,模拟与数字部分单点连接;在核心板上把模拟输入与VREF-短接,最大偏移误差有13 LSB(大多数情况下不超过5 LSB),调整ADC时钟、调整采样时间、增加电源(线性电源)滤波,没有看到效果,郁闷到极点。

使用特权

评论回复
沙发
香水城| | 2019-4-24 17:08 | 只看该作者
你的VREF-应该是跟GND接在一起的吧,那么大误差?

刚才顺手找了两块F4的板测试了下,还是用手飞线连接,也没那么严重。

除了考虑硬件线路因素外,测试时信号线不要太长,尽量焊接好。

使用特权

评论回复
板凳
yzzly|  楼主 | 2019-4-25 09:58 | 只看该作者
本帖最后由 yzzly 于 2019-4-25 10:18 编辑
香水城 发表于 2019-4-24 17:08
你的VREF-应该是跟GND接在一起的吧,那么大误差?

刚才顺手找了两块F4的板测试了下,还是用手飞线连接,也 ...

如果采样频率很低,确实很好,问题是我的系统必须确保每周波采样128点数据,也就是TIM4每156.25uS(20000uS/128)启动一次转换,每启动一次,ADC自动采样4组(8个通道)数据。

使用特权

评论回复
地板
manufact| | 2019-4-26 14:20 | 只看该作者
每周波采样128点,要考虑电容的之后效应了,肯定会有偏移的

使用特权

评论回复
5
zhuomuniao110| | 2019-4-28 09:32 | 只看该作者
是不是外部电路设计不合理,先仿真测试看看

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

427

主题

1173

帖子

3

粉丝