GD32F103待机模式下，IO口能否保持高电平

只看该作者 · 2019-4-29 16:33

大家好，请问下，GD32F103待机模式下，IO口能否保持高电平吗？我以下代码好像不可以保持高电平，进入待机模式后，IO口都变为低电平了。请问是不是进入待机模式后，只能低电平？还是我哪里没有做到？谢谢

只看该作者 · 2019-4-29 17:23

GPIO时钟不停应该就会保持IO口掉电前状态吧。睡眠模式从未涉及.. 百度看看别人用法。如果需要拉低唤醒，内部又没有上拉，那还指望靠外部硬件有个上拉电阻。

只看该作者 · 2019-5-2 10:35

lvben5d 发表于 2019-4-29 17:23
GPIO时钟不停应该就会保持IO口掉电前状态吧。睡眠模式从未涉及.. 百度看看别人用法。如果需要拉低唤醒 ...

谢谢，GD32也跟STM32一样，所有IO口在待机模式下都是高阻状态。
试过让GD32在待机模式下，保持调试器连接，可进行调试。这种情况下能让GPIO正常使用，不过功耗大很多，无法接受。

只看该作者 · 2019-5-4 07:45

631717730 发表于 2019-5-2 10:35
谢谢，GD32也跟STM32一样，所有IO口在待机模式下都是高阻状态。
试过让GD32在待机模式下，保持调试器连接 ...

那只能先加个外部上拉了，有个PA0口不是可以深度睡眠唤醒吗？

只看该作者 · 2019-7-15 15:52

lvben5d 发表于 2019-5-4 07:45
那只能先加个外部上拉了，有个PA0口不是可以深度睡眠唤醒吗？

嗯，后面我加了上拉电阻。我是经过PA0唤醒

只看该作者 · 2019-7-15 16:19

631717730 发表于 2019-7-15 15:52
嗯，后面我加了上拉电阻。我是经过PA0唤醒

内部上拉在深度睡眠的时候，应该是无用了吧？必须外部弄上拉，短接后，就有下降沿？