发新帖我要提问
返回列表
打印
[FPGA]

高速adc接口问题

[复制链接]
730|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
asmer2010|  楼主 | 2019-4-30 14:15 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
ADC, 接口, 高速AD, FPGA, PGA
现在在设计一个1ghz采样的ad，发现adc输出是按照多路同时输出降低速率的，但是数据到了fpga那边就变成几倍的数据宽度 ，而且fpga根本没有办法处理上g的数据率，是我理解有误还是有什么方法。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
钻研的鱼| | 2019-5-9 14:54 | 只看该作者
fpga处理上g速率的数据是没有问题，xilinx系列都可以处理1.4g的速度。
fpga外接ddr3或者ddr4等，都是上g的速率。难点是怎样将数据与时钟对齐，保证fpga抓到的是可靠的数据

使用特权

评论回复 赏
板凳
zhangmangui| | 2019-5-9 22:16 | 只看该作者
你说的是并行过来的数据速率这么高吗   一般LVDS都是两组总线把速度降下来了
还有就是抽样

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

asmer2010

1

主题

1

帖子

0

粉丝