msp430基本时钟输出引脚问题

登录 · 发表于 2011-10-21 12:34

刚接触430，请问 p1.4 与P5.5 P2.0与5.6做时钟有输出区别吗？

P1.4/SMCLK 16 I/O General-purpose digital I/O / SMCLK signal output
P2.0/ACLK/CA2 20 I/O General-purpose digital I/O / ACLK output/Comparator_A input
P5.4/MCLK 48 I/O General-purpose digital I/O / main system clock MCLK output
P5.5/SMCLK 49 I/O General-purpose digital I/O / submain system clock SMCLK output
P5.6/ACLK 50 I/O General-purpose digital I/O / auxiliary clock ACLK output

发表于 2011-10-21 20:08

本帖最后由永远的不知于 2011-10-21 20:23 编辑

个人感觉没有区别

发表于 2011-10-22 09:08

没啥区别吧

发表于 2011-10-25 18:53

只是选择不同的引脚而已

发表于 2011-11-6 18:59

为什么配置时只能通过p1.4 p2.0输出系统时钟？
却不能通过p5.4 p5.5 p5.6不能输出系统时钟。
还有PWM输出时候P1.2 P1.3/P1.6 1.7/P2.3 P2.4同时输出PWM信号，不能把其引脚通过PxSEL关掉？
2# 永远的不知

发表于 2011-11-8 08:53

饿

登录 · 发表于 2011-11-8 14:07

本帖最后由永远的不知于 2011-11-8 14:17 编辑

不能通过p5.4 p5.5 p5.6输出系统时钟吗？

数据手册上给出输出时钟对应的引脚设置，是这样设置的吗？

登录 · 发表于 2011-11-8 14:37

PWM输出引脚，需要哪个就配置哪个，不需要的通过配置PxSEL可以作为普通IO使用。

msp430基本时钟输出引脚问题

本帖子中包含更多资源

相关帖子

本帖子中包含更多资源

本帖子中包含更多资源

浏览过的版块

以坛为家

技术高手奖章

TI

突出贡献奖章

技术导师奖章

七世轮回

沉静之湖泊

常驻人口

技术新星奖章