发新帖我要提问
返回列表
打印

Cadence Allegro如何生成DDR布线报告

[复制链接]
4072|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
Jigong|  楼主 | 2011-10-23 12:28 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
ALLEGRO, cadence, DDR, 布线, AI
请教如题所说的问题，具体描述如下：

微处理器以T字形接到四颗DDR3，如要生成点到点的布线长度报告。

试了Tools，Quick Report，Etch Length by Pin Pair Report，发现Pin Pair不对。

打开Allegro Constraint Manager，在Electrical，Net，Timing，Switch/Settle Delays下，右键DRAM_D0，然后添加Pin Pair，并且点了Tools，Update DRC。

然后再看报告，发现DRAM_D0的Pin Pairs还是不对。

请帮忙，多多感谢！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
Jigong|  楼主 | 2011-10-23 12:30 | 只看该作者
注：我只会Altium Designers，没用过Allegro。
Allegro 16.3（网上找的）
Windows 7专业版。

使用特权

评论回复 赏
板凳
Jigong|  楼主 | 2011-10-27 09:36 | 只看该作者
我放弃了。什么时候搞出来再向大家报告。

使用特权

评论回复 赏
地板
gupeipei| | 2012-2-23 14:32 | 只看该作者
搞出来了没有

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

Jigong

6

主题

141

帖子

1

粉丝