打印

求教1M-50M时钟产生方法

[复制链接]
4748|28
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
shen8103|  楼主 | 2009-1-16 17:21 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
chunyang| | 2009-1-16 17:57 | 只看该作者

既然用的是CPLD,可以利用其资源搭PLL

外部用固定频率的时钟就可以了。

使用特权

评论回复
板凳
xfz| | 2009-1-16 18:57 | 只看该作者

ADF4360-9

内置除法器器,这个范围没有问题

使用特权

评论回复
地板
shen8103|  楼主 | 2009-1-16 19:09 | 只看该作者

to chunyang

那不是还是需要外部时钟么。。。。想省点资源给正事。。。

另外我想问一下,我想做cpld对sram控制,但是从来没有接触过,不知道有没有什么参考书或者例子啥的资料可以参考推荐的

使用特权

评论回复
5
shen8103|  楼主 | 2009-1-16 19:19 | 只看该作者

to xfz

ADF4360好像没有-9这个芯片吧。。。??

而且我查了一下用途也是上G的频率呀

使用特权

评论回复
6
chunyang| | 2009-1-16 19:44 | 只看该作者

外部一个简单的时钟和可变频率的时钟可是有本质不同的

一个有源晶振就够了,其它的CPLD自己可搞定,否则就得用外置PLL合成器,有数字波形发生器IC,价格可不便宜。

使用特权

评论回复
7
dragon_hn| | 2009-1-16 19:49 | 只看该作者

chunyang说的FPGA吧?

CPLD没见过含PLL的,FPGA见过.

使用特权

评论回复
8
shen8103|  楼主 | 2009-1-16 19:52 | 只看该作者

to chunyang

用一个有源晶振可以么?我用的是MAX3000系列的,ms没有办法弄啊

使用特权

评论回复
9
shen8103|  楼主 | 2009-1-16 19:59 | 只看该作者

呃。。。问一下

单单用有源晶振输入CPLD非门整形不行么?如果不行的话为啥不行呢?

使用特权

评论回复
10
xiaotiger| | 2009-1-16 20:04 | 只看该作者

用个有源晶振就可以了

使用特权

评论回复
11
shen8103|  楼主 | 2009-1-16 20:08 | 只看该作者

to xiaotiger

用有源晶振的话还需要在内部用非门整形么?

不好意思,从来没有弄过,可能问题比较低级一点。。。

使用特权

评论回复
12
chunyang| | 2009-1-17 11:24 | 只看该作者

最好整形一下

使用特权

评论回复
13
xiaotiger| | 2009-1-17 11:35 | 只看该作者

我觉得不需再用非门整形

串个22欧电阻,PCB上时钟信号长度尽可能短,电阻位置放CPLD时钟输入口

使用特权

评论回复
14
chunyang| | 2009-1-17 12:07 | 只看该作者

理论上无需再整形

但如果晶振距离较远,或者器件内有富余的门,整形一下没什么坏处。

使用特权

评论回复
15
xfz| | 2009-1-17 15:01 | 只看该作者

用FPGA/CPLD做高速时钟

都是扯淡的做法,另外加非门整形只会增加时钟的抖动。

4360-9虽然内部VCO频率比较高,但带有分频器,附加抖动及小。

使用特权

评论回复
16
chunyang| | 2009-1-17 20:23 | 只看该作者

1-50M还算高吗?

使用特权

评论回复
17
李冬发| | 2009-1-17 22:49 | 只看该作者

sram还要怎么控制啊,直接存取就是了!sram是最简单的了。

使用特权

评论回复
18
mxh0506| | 2009-1-17 22:56 | 只看该作者

SRAM只要按照总线时序操作就行了,没什么可控制的

使用特权

评论回复
19
zhangsifu| | 2009-1-17 23:22 | 只看该作者

钟振,简单好用。

使用特权

评论回复
20
bg6nw| | 2009-1-18 20:33 | 只看该作者

1M-50M的PLL不太好找,LZ也没说出步进等要求

我看用上一片DDS芯片很合适,就是价钱有点高

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

54

主题

252

帖子

1

粉丝