打印

VHDL中的SRL运算符可以被综合吗?使用时要包含哪个库

[复制链接]
3557|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
chinaitboy|  楼主 | 2011-10-29 06:28 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
chinaitboy|  楼主 | 2011-11-1 08:52 | 只看该作者
听说是93标准里的,quartus 9 支持吗?

使用特权

评论回复
板凳
dqyubsh| | 2011-11-1 09:22 | 只看该作者
quartus 5.1就可以了,能否综合不知道,移位总可以吧。

VHDL:
signal a : bit_vector(3 downto 0);       
a <=  ("1001" srl 1);

左边是bit或者boolean,右边是整数。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

228

主题

729

帖子

1

粉丝