发新帖我要提问
返回列表
打印
[FPGA]

编译工程文件的时候总是提示“N/A until Partition Merge”的问题

[复制链接]
2366|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
xiaoxiao4816|  楼主 | 2019-5-7 08:24 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
编译, TI, IO, ge, HDL
为什么我每次编辑完新建的VHDL文件然后编译工程文件（源程序没有错误的情况下），系统总是提示“N/A until Partition Merge”的问题。求大神解惑

QQ截图20190507080954.png (68.43 KB )

QQ截图20190507080954.png

QQ截图20190507081011.png (48.13 KB )

QQ截图20190507081011.png

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

xiaoxiao4816

4

主题

7

帖子

0

粉丝