|
基于TPS70202 的DSP供电电源的设计
摘要：讨论了DSP TMS320F2810系列芯片对供电电源的要求，介绍了双路输出低压差稳压器TPS70202 的主要特点，工作原理及典型接法。设计了一种基于TPS70202 双路输出的针对DSPTMS320F2810 的供电电源。 关键词：DSP；低压差；双路输出；TPS70202；内核；I/O
0 引言 近年来，随着芯片制造技术的不断提高，数字信号处理器（DSP）的性能也不断提高，在航空航天，工业控制，电机驱动，家用电器等领域得到了越来越广泛的应用。在DSP系统的设计中，其供电电源的设计是系统设计的一个重要组成部分。TI为其DSP 家族设计了相应的供电方案及电源芯片。本文就应用于电机驱动的DSP TMS320F2810的供电电源的特点及设计进行了讨论。
1 DSP对电源的要求
大规模集成电路，如微处理器、DSP、FPGA、PLD 等都有内核和I/O 两部分，在制造工艺上会在这两部分之间布设二极管，作为ESD 保护元件。为了提高运算速度，降低功耗及系统可靠工作，这两部分的供电电压是不同的。因此在系统上电、关机及稳压操作时，对这两个电源会有一定的排序要求，如果违反了这个要求，则ESD 保护二极管就有可能施加正压，从而损害器件的性能或永久损坏器件。
用于电机的DSP TMS320F821X 系列，其内核供电电压VDDC为1.9V，I/O供电电压VDD为3.3V，其对上电及关机的时序要求如图1所示。
由图1 可见，在上电时序上，要求I/O 的VDD电源3.3V应比内核VDDC电源1.9V先上电。即在3.3V没有达到2.5V之前，1.9V电源不能达到0.3V，这就保证了使来自I/O 引脚的复位信号通过I/O缓冲器的作用为芯片内部所有的模块提供上电复位。而在关机时，在VDDC的电压达到1.5V之前器件复位将变低（0.8 μs，最小），这将有助于片内Flash 逻辑保持在复位中，并先于VDD/VDDC 的下斜线的供电。
图1 TMS320F2810 的上电尧断电时序图
TMS320F281X 的工作电流消耗随频率变化如图2所示。
由图2 可以看出，其内核电源及I/O 电源都在260mA 以内。
图2 TMS320 F281X 不同工作频率时的典型工作电流
按照TI 的推荐，我们选用了其双路低压差稳压器TPS70202 作为其供电芯片。
2 双路低压差稳压器TPS70202
TPS70202 是TI 推出的双路低压差稳压器，主要应用于双电源供电的DSP系统。它的引脚排列及功能原理图分别如图3 和图4 所示。
图3 TPS70202 引脚排列
图4 TPS70202 功能原理图
TPS70202的主要功能特点为：
（1）提供输出电压可调的双路输出；
（2）输出1 的最大供电电流为500mA，输出2的最大输出电流为250mA；
（3）输入输出的电压差大小与输出电流成正比，在最大输出电流时电压差仅为170mV；
（4）静态工作电流为190μA，而待机工作时的电流仅为1μA；
（5）具有完善的电源电压监测（SupplyVoltageSuperior，SVS）功能；
（6）可为两路输出电压的上电、断电时序提供完善的控制；
（7）每一路都有一个使能（EN）端子输入，低电平有效；
（8）每一路有一个PG输出信号，为开漏形式，当输出电压达到设定值的95%以上时为高电平；
（9）具有一个复位（RESET）输出端子，低电平有效复位，延迟时间为200ms；
（10）具有一个手动复位（MR）输入端子，低电平有效；
（11）每一路都有一个输出电压取样的反馈输入端子（VSENSE1/FB1，VSENSE2/FB2），外接输出电阻分压器，以控制输出电压的大小。
TPS70202 用于DSP 供电电源的典型电路如图5所示。
由图5 可以看出，VOUT1 输出3.3 V 作为DSP的VDD 供电电压；VOUT2 输出1.9 V作为DSP 的VDDC 供电电压。而TPS70202的复位信号（RESET）也作为DSP的复位信号。
图5 TPS70202 为DSP供电的典型电路
可调输出电压可由以式（1）计算，即
式中：Vref为芯片内部的基准电压，其值为1.183 4 V。
为了减少功耗，分压器的取值应保证通过它们的电流在50滋A 左右，一般推荐选择R2=30.1kΩ。
由于TPS70202 具有完善的电源电压监测功能，其EN，PG，RESET，MR 多个控制端的不同组合，可以实现两路输出电压不同的上电、关机时序，并提供了不同的复位信号给DSP，以满足系统特定的应用要求。
图6 给出了EN1 超前EN2 时的连接图，图7是此时TPS70202 相关信号的时序。
图6 EN1超前EN2时的连接图
图6 中，VIN1 和VIN2 接到同一个输入电压VIN，此电压应高于芯片的欠压锁定电压阈值VUVLO，PG2 同MR相连。参照图7，当EN1、EN2同为高电平时，VOUT1、VOUT2 都关断，PG1，PG2 (MR) 同为低电平，由于MR为低电平，则RESET也为低电平。当EN1为低电平使能时，VOUT1有输出电压；当VOUT1 达到额定值的95豫时，PG1变为高电平。随着EN2为低电平使能时，VOUT2 也有输出电压，紧接着PG2（MR）也变为高电平。当MR 变为高电平120 ms后，RESET也变为高电平。当EN1、EN2使能信号变为高电平时，则VOUT1、VOUT2 变为零，当其下降到额定值的95豫时，PG1、PG2、MR、RESET 共4 个信号同时变为低电平。
图7 EN1超前EN2时的时序图
3 基于TPS70202 的DSP TMS320F2812供电电源
综合TMS320F2812 的供电要求及TPS70202的特点，设计了图8 所示的供电电路。
图8 TPS70202 供电电路 图8中，VOUT1提供1.9V的DSP内核电源VDDC，VOUT2 提供3.3V的DSP I/O 电源VDD。PG2 信号控制Q1为VDDC提供使能信号，PG1与MR相接。当系统的外部使能信号加到EN2时，VOUT2首先输出3.3V供给DSP的I/O，同时使Q1导通变低得到EN1 的使能信号；则VOUT1输出1.9V供给DSP 的内核，PG1 及MR 变高后使RESET 也变高，给DSP 提供复位信号。
图9~图11 为实测波形。由图可以看出，当系统的使能信号加到EN2后，VDD、VDDC按规定的时序提供给DSP，同时输出正确的复位信号RESET 给DSP；保证了DSP系统的正常工作。而当系统使能信号EN2 变高后，则供电电源按规定的时序关机，保护了DSP内核和I/O部分。
图9 EN2使能后VIN、VDD、VDDC的上电过程
图10 EN2使能后的VDD、VDDC及RESET 的波形
图11 断电时的VIN、VDD及VDDC、RESET的波形 4 结语
双路输出低压差稳压器TPS70202，性能优异。以它为核心设计的DSP TMS320F2812供电电源，提供了稳定的VDD（3.3V）电压和VDDC（1.9 V）电压，保证了VDD和VDDC 正确的上电和关机时序，为DSPTMS320F2810 系列提供正确的复位信号，是该系列DSP供电电源的优选电路。
| 
楼主
标题置顶
标题高亮
