发新帖我要提问
返回列表
打印

请教一下用脉冲前后沿都触发的可综合的Verilog怎么编写

[复制链接]
2420|8
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
bucker|  楼主 | 2011-10-30 19:54 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, 编写, 脉冲, 触发, 时钟
一个模块需要一个脉冲前后沿各触发一次，用Verilog编写，但必须能通得过综合，如果用高速时钟辅助是好处理的，但芯片不用其他时钟的情况下，请指点一下有没有好的方法。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
Wayner| | 2011-10-31 18:06 | 只看该作者
你用一个电路对正脉冲触发，再将脉冲反向后触发

使用特权

评论回复 赏
板凳
bucker|  楼主 | 2011-11-1 17:29 | 只看该作者
这个方法应该行，希望有更优化的方法。

使用特权

评论回复 赏
地板
ar_dong| | 2011-11-20 18:26 | 只看该作者
你说ddr么，那个要有这个模块吧

使用特权

评论回复 赏
5楼
qzhzh607| | 2011-11-20 20:07 | 只看该作者
用时钟采样该脉冲的前后沿，作为使能信号即可

使用特权

评论回复 赏
6楼
bucker|  楼主 | 2011-11-20 22:08 | 只看该作者
感觉还是没找到好的办法。

使用特权

评论回复 赏
7楼
lwq030736| | 2011-11-21 21:18 | 只看该作者
把时钟反相一下，然后分别接两个寄存器，数据分别接到两个寄存器的输入端。
接下来要怎么处理看你的需要了，可以在两个寄存器后面再加一级寄存器，用原来的时钟作为触发时钟，
这样一个上升沿就能得到两个数据，不知道你的目的是想干什么，不过你可以参考下这个思路

使用特权

评论回复 赏
8楼
DreamNk| | 2011-11-21 22:09 | 只看该作者
时钟反向，都用上升沿触发

使用特权

评论回复 赏
9楼
XLDZZ| | 2011-11-22 13:03 | 只看该作者
如果用反向的话 有可能会造成时延的
最简单的方式是直接用posedge和negedge就可以了

只是最好做成两个模块 这样速度会快一点

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

bucker

27

主题

82

帖子

1

粉丝