发新帖我要提问
返回列表
打印
[FPGA]

FPGA的3.3V GPIO直接互连是否会存在故障

[复制链接]
3545|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
CY0904030105|  楼主 | 2019-5-9 09:06 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, GPIO, 电平
   咨询大家一个问题：如果将FPGA的2个3.3V GPIO直接相连，同时一个GPIO输出高电平，另一个GPIO输出低电平，这种情况下会不会烧毁GPIO？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
zhangmangui| | 2019-5-9 22:07 | 只看该作者
因驱动能力有限   应该不会出问题  

使用特权

评论回复 赏
板凳
zhangmangui| | 2019-5-9 22:11 | 只看该作者
从硬件设计角度  肯定是不能这么设计的   

使用特权

评论回复 赏
地板
CY0904030105|  楼主 | 2019-5-10 09:03 | 只看该作者
zhangmangui 发表于 2019-5-9 22:07
因驱动能力有限   应该不会出问题

是的，实际测试了下是没问题的

使用特权

评论回复 赏
5楼
zhangmangui| | 2019-5-10 23:23 | 只看该作者
CY0904030105 发表于 2019-5-10 09:03
是的，实际测试了下是没问题的

长期使用可能还是有风险的  

使用特权

评论回复 赏
6楼
wang168506| | 2024-1-11 16:56 | 只看该作者
本帖最后由 wang168506 于 2024-1-11 16:57 编辑

都是输出是有问题的，因为输出时阻抗较小，一个高电平一个低电平，会出现电流倒灌，如果输出阻抗*带负载能力大于3.3V应该没问题，但是如果输出阻抗太小的时候，这就有问题了

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

CY0904030105

66

主题

254

帖子

5

粉丝