发新帖我要提问
返回列表
打印
[verilog]

FPGA上GTX光纤传输

[复制链接]
1718|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
q7660552|  楼主 | 2019-5-11 20:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 光纤传输, des, ck, ge
求教！本人按照网上操作在VC709开发版上用7系的GTX的ip核创建了2.5G的GTX通信的example design，然后回环测试和光纤的外部回环测试都通过，现在我按照网上做法，删除FRAME CHECK和GEN部分，想要自己发送自加一的数据，就是在时钟上升沿驱动下数据的累加送给txdata，但是接收到的数据不正确，仅有中间一部分能看出自加一这应该怎么调？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
zhangmangui| | 2019-5-12 23:39 | 只看该作者
自己封装还需要好好了解一下里面的信号   和基本原理

使用特权

评论回复 赏
板凳
ar_dong| | 2019-5-13 15:35 | 只看该作者
gtx需要做直流平衡，需要特殊编码，明码传输是不行的
你想想你发送端发了10000个1，接收端没法分辨你是发了10000个还是10001个，

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

q7660552

1

主题

2

帖子

0

粉丝