MOS管+运放组成的恒流源问题，请高手指点

1万 · 2019-6-19 16:00

本帖最后由 zyj9490 于 2019-6-19 16:02 编辑

wh6ic 发表于 2019-6-19 15:53
1、上图是某 NMOS 的VDS vs Id，图片上 Vds 低于 Vgs 就饱和了。
2、线性恒流源 7136 内部集成 MOS 恒 ...

也许以前的观点有点问题，此主题的MOS管没有进入包和区，在DG区没有产生夹断点，因为VD电位不够高。导致环路失控。

只看该作者 · 2020-7-14 10:53

本帖最后由火星国务卿于 2020-7-14 10:55 编辑

zyj9490 发表于 2019-6-19 15:51
普及利用MOS做恒流电路的基本电路要求，要让MOS管处在包和区（态），如NMOS管，DG区产生平夹断点，即VD>VS, ...

大哥能不能给我解释一下这个MOS到底咋回事，我现在很混乱，用MOS恒流控制是用的MOS的截止区跟饱和区吗？我看饱和区ID的电流是受VGS控制的，应该是VGS的函数，那为啥，电流又被采样电阻控制了呢，IDS电流到底是由谁决定呢

1万 · 2020-7-14 11:04

火星国务卿发表于 2020-7-14 10:53
大哥能不能给我解释一下这个MOS到底咋回事，我现在很混乱，用MOS恒流控制是用的MOS的截止区跟饱和区吗？ ...

分二个层次来说，在开环状态下，ID电流在包和状态下，主要受VGS控制，在闭环下，VGS 本身是闭环中的一个可控参数，采样电压也是一个闭环参数。因此采样电阻的电压大小受采样电阻决定。

只看该作者 · 2020-7-14 11:14

zyj9490 发表于 2019-6-19 15:51
普及利用MOS做恒流电路的基本电路要求，要让MOS管处在包和区（态），如NMOS管，DG区产生平夹断点，即VD>VS, ...

大哥能不能讲解一下MOS的恒流控制的原理，我现在很不理解

只看该作者 · 2020-7-14 11:23

zyj9490 发表于 2020-7-14 11:04
分二个层次来说，在开环状态下，ID电流在包和状态下，主要受VGS控制，在闭环下，VGS 本身是闭环中的一个 ...

那恒定的电流值是通过哪个点来设定的呢，是保证采样电阻上的电压恒定来保证恒流吗

1万 · 2020-7-14 11:42

本帖最后由 zyj9490 于 2020-7-14 12:04 编辑

火星国务卿发表于 2020-7-14 11:23
那恒定的电流值是通过哪个点来设定的呢，是保证采样电阻上的电压恒定来保证恒流吗 ...

参考电压，反馈环路明白的话，不难理解决定电流的那个设定参数啊，VREF=V+ V-=ID*RSENSE,闭环（环路工作正常），V+=V-.

只看该作者 · 2020-7-30 10:32

1.你的LM393换成OP07这样的带宽更大的运放吧；2.取消运放输出端上拉电阻（没有必要）；3.将采样电阻采用高端采集电流或者下面采集的电流采用运放放大；实现恒流源是没有问题的；