电位问题。

只看该作者 · 2011-11-5 09:25

第一个图为何Ugs<0;第三个图Ugs>0为什么？

只看该作者 · 2011-11-5 09:28

应该是第二个图，打错了。“-”“+”极性是我加上去的，比如第一个图，不清楚为何极性是这样的，也就是说我不知道为何Ugs会小于零的。

只看该作者 · 2011-11-5 11:04

从楼上贴出来的图，根本无法看出来，应该是楼主漏掉了一些条件吧！

只看该作者 · 2011-11-5 11:19

一个是N沟道的JFET，一个是N沟道的MOSFET

只看该作者 · 2011-11-5 11:46

完全不知LZ这图的意思。。。少条件把

只看该作者 · 2011-11-5 11:49

这其实是书上的一个讲电路能不能放大的问题，即是不是外部电压符合管子的要求，即UGS是否符合相对应的管子的要求，但是从这个管子所接电路，我看不出来UGS的正负啊，不知道要怎么看？

只看该作者 · 2011-11-5 15:25

左边是N沟道JFET,栅极有很小得漏电流,Ugs=Ug-Us=0-Id*Rs=-IdRs,满足Ugs<0的条件
右边的图应该是PMOSFET才可以

只看该作者 · 2011-11-5 18:18

re LZ:
首先问下楼主，你的结论是你实际搭电路实测得到的，还是仿真得到的，亦或者你纯粹是凭空想象的？
第二个，图2中Vgs应该是等于0，不会大于0。
第三，可能你是不理解交流通路和直流通路。导致给出了一个不完整的图。那么就算你的说法成立，即第一图Vgs<0，第二个图Vgs>0。那么这有什么好奇怪的呢？这两个图中的晶体管本来就是性质不同的晶体管。
好比问为什么都是汽车，有的要加93号的汽油，有的加0号柴油呢？归根结底是发动机不一样的。
第四，既然知道一个是用的“汽油发动机”，一个用的是“柴油发动机”，那么就去找两者的资料，了解两者的性质。对于JFET和MOSFET，模电教科书一般都会有介绍的。虽然现在JFET用得少，但网络这么发达还是有很多资料可以找的。而且不需要很深入。

只看该作者 · 2011-11-5 18:59

TO:8L,这是书上的原题,华成英童诗白的模电第三版，原题目为“分别判断图P1.24所示电路中的场效应管是否有可能工作在恒流区”解答时就按这个UGS来讨论的。电路图我未做任何的改动。答案为第一个图可能工作在恒流区，原因是对于N JFET，UGS就小于零，第一图满足这个条件，但我不知为何UGS小于零的，参考书未作解释。
TO:7L,THANK YOU,刚认真看了书，右边的确就该是P MOSFET 才可以，你的“栅极有很小得漏电流,Ugs=Ug-Us=0-Id*Rs=-IdRs,满足Ugs<0”提醒了我。我把极性标错了（老师这样标的），按你的说，那是我们老师讲错了，应该都是UGS<0,但只有第一个可能工作在恒流区。

只看该作者 · 2011-11-5 19:05

TO:8L,看了7楼的回答，我觉得你的“第二个，图2中Vgs应该是等于0，不会大于0。”错了，我认为应该是如7楼所说：“Ugs=Ug-Us=0-Id*Rs=-IdRs,满足Ugs<0 ”
我搞错了，现在我觉得是两个图都是UGS<0的。

只看该作者 · 2011-11-5 19:17

刚才用MULTISIM 10.0仿真了一下，证实了7楼的结果。

根据第三图，证实了7楼的“Ugs=Ug-Us=0-Id*Rs=-IdRs ”

只看该作者 · 2011-11-5 20:17

本帖最后由 sxdxy 于 2011-11-5 20:25 编辑

11#
之所以要你去看教科书，知道我的意图么？
显然第一图是N channel JFET，栅极的箭头指进去是一个PN junction。要使这个场效应管处于正常的放大区域，则这个PN结要反偏，若PN结正偏或零偏，JFET的Drain和Source之间就导通。而源极接有一个电阻，使得源极电位上升，进而导致上述的PN结反偏。可以化出等效图如图1

图1.显然有G=0，Vgs<0.
而对于第二个图，图中栅极电压也是0，而Nmos有个阈值电压Vth，就是说要栅源电压Vgs大于Vth才会导通。那么理想情况下这个图Vgs=0。但是MOS管截止了，但也有泄漏电流，二极管反偏时电流也不等于0，假设泄漏电流是1uA级，而MOS的栅极有电阻，因而MOS的源极会有一个高于0V（1mV）的电压，从而导致了所谓的Vgs<0.
注意11楼中第二图电压在-800uV级，完全没有参考意义，好比我们经常不会去关注二极管的反向导通电流一样。所以不是我的说法有错误，而是你不懂得MOSFET是怎么工作的。

只看该作者 · 2011-11-5 20:34

本帖最后由 sxdxy 于 2011-11-5 20:38 编辑

注意MOSFET右侧的箭头。NMOS，这个箭头是指进去的，PMOS这个箭头是指出来的。这个箭头所指，就表示一个PN结。因此每个MOS管有一个寄生的JFET。所以在分立的MOS管中，跟这个箭头有关的部分（衬底Substrate）跟源极连接，使得这个PN结反偏，否则有可能导致MOS管无法关断。而对于集成电路，众多的MOS管共用衬底，因此有所谓的“背栅效应”

所以对于这种问题，还是去看课本。如果你是门外汉，不知道JFET和MOSFET有什么区别倒情有可原。既然做电子工程师，自然要对器件的性质了如指掌