21ic电子技术开发论坛 单片机与嵌入式系统 FPGA论坛 EDK中timing问题关键路径查看!
发新帖我要提问
返回列表
打印

EDK中timing问题关键路径查看!

[复制链接]
2079|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
274643473|  楼主 | 2011-11-5 10:39 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
大家好,最近在搞一个工程,综合后在design summary中的timing constraint项中看到有一个failing constraint,点击后只能看到这个timing问题是出在哪个时钟域但是却看不到具体的关键路径。。
之前遇到这种问题都是把工程在包入到ISE里在重新综合一次,在ISE里看具体路径,这次感觉十在太麻烦了,综合一次要花几个小时。。所以想问一下大家,在EDK里边在什么地方可以看到timing failing constrait具体出在什么路径上。。

谢谢!!

相关帖子

沙发
opple| | 2011-11-5 13:56 | 只看该作者
帮你顶下

使用特权

评论回复
板凳
opple| | 2011-11-5 13:56 | 只看该作者
貌似高手在午休呃

使用特权

评论回复
地板
daisyly| | 2011-11-6 14:57 | 只看该作者
好羡慕搞工程的,我什么时候能出师啊。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

42

主题

75

帖子

1

粉丝
关闭 热门推荐
快速回复 在线客服 返回列表 返回顶部