谁能对上拉电阻和下拉电阻的作用进行一下深层分析啊？

发表于 2019-6-22 16:42

发表于 2019-6-22 16:45

只知道接在输入端能够将不确定的信号通过一个电阻嵌位在高电平,电阻同时起限流作用

发表于 2019-6-22 16:48

这个网上有很多资料的

发表于 2019-6-22 16:51

所谓上，就是指高电平；所谓下，是指低电平。上拉，就是通过一个电阻将信号接电源，一般用于时钟信号数据信号等。下拉，就是通过一个电阻将信号接地，一般用于保护信号。

发表于 2019-6-22 16:59

这是根据电路需要设计的，主要目的是为了防止干扰，增加电路的稳定性。

发表于 2019-6-22 17:03

假如没有上拉，时钟和数据信号容易出错，毕竟，CPU的功率有限，带很多BUS线的时候，提供高电平信号有些吃力。而一旦这些信号被负载或者干扰拉下到某个电压下，CPU无**确地接收信息和发出指令，只能不断地复位重启。

发表于 2019-6-22 17:06

假如没有下拉，保护电路极易受到外界干扰，使CPU误以为被保护对象出问题而采取保护动作，导致误保护。

发表于 2019-6-22 17:09

上拉下拉，要根据电路要求来设置。

发表于 2019-6-22 17:13

不同地方的需求有不同的设计。主要还是为了是性能更好。

发表于 2019-6-22 17:18

对电平的高低变化起着缓冲的作用，也是增加单片机IO口的带负载能力的

发表于 2019-6-22 17:20

这个也是对IO口电路的保护的啊

发表于 2019-6-22 17:23

其实, 最主要的作用是给悬空, 或单向悬空(如 OC 输出) 的输出提供确定的电平.

发表于 2019-6-22 17:27

提醒一下，低功耗系统，尽量不要用外置电阻

发表于 2019-6-22 17:30

好的，我明天去单位试一下，多谢各位大侠了哈，结贴了先

发表于 2019-9-21 21:29

上拉电阻是直接接在电源上，接二极管的时候电阻末端是高电平

发表于 2019-9-21 21:29

上拉电阻和下拉电阻一般应用在数字电路的I/O端

发表于 2019-9-21 21:30

为了确保逻辑门电路的输入端在无驱动时保持到高或低电平。

发表于 2019-9-21 21:30

上拉电阻的功能主要是为集电极开路输出型电路增强其电流通道。

发表于 2019-9-21 21:30

有的电路节点的电压并不能明确知道他是高电平或者低电平

发表于 2019-9-21 21:30

加装上拉电阻或下拉电阻就是从电源V+或V-端到集成电路器件输出端加装一个电阻

[技术求助] 谁能对上拉电阻和下拉电阻的作用进行一下深层分析啊？