CDCE949和CDCEL949是基于模块化PLL的低成本，高性能，可编程的时钟合成器，乘法器和分频器。他们从单个输入生成多达9个输出时钟频率。每个输出都可以通过系统编程，适用于高达230 MHz的任何时钟频率最多四个独立的可配置PLL。CDCEx949具有独立的输出电源引脚，VDDOUT，CDCEL949为1.8 V，2.5 V至3.3 V.对于CDCE949。输入接受外部晶振或LVCMOS时钟信号。如果使用外部晶体，则为片上负载电容适用于大多数应用。该负载电容的值可编程为0到20 pF。此外，还可以选择片上VCXO，允许将输出频率同步到外部控制信号，即PWM信号。
特征
1可编程时钟发生器的成员 中国ICPDF网 中国IC交易网
家庭
- CDCEx913：1个PLL，3个输出
- CDCEx925：2个PLL，5个输出
- CDCEx937：3个PLL，7个输出
- CDCEx949：4个PLL，9个输出
系统内可编程性和EEPROM
- 串行可编程易失性寄存器
- 存储客户的非易失性EEPROM
设置
灵活的输入时钟概念
-外部晶体：8至32 MHz
-片上VCXO：拉范围±150 ppm
-单端LVCMOS，最高160 MHz
可选择的输出频率高达230 MHz
低噪声PLL内核
- PLL环路滤波器组件集成
- 低周期抖动（典型值60 ps）
独立的输出电源引脚
- CDCE949：3.3 V和2.5 V.
- CDCEL949：1.8 V
灵活的时钟驱动器
- 三个用户可定义的控制输入
[S0 / S1 / S2]，例如，SSC选择，
频率切换，输出使能或电源下
- 为视频生成高精度时钟，
音频，USB，IEEE1394，RFID，Bluetooth?，WLAN，以太网?和GPS- 生成使用的公共时钟频率使用TI-DaVinci?，OMAP?，DSP
- 可编程SSC调制
- 启用0-PPM时钟生成
1.8V器件核心电源
宽温度范围：-40°C至85°C
采用TSSOP封装
Easy PLL的开发和编程套件设计和编程（TI Pro-Clock?）
2申请
D-TV，STB，IP-STB，DVD播放器，DVD录音机和打印机
典型应用原理图
深度M / N分频比允许生成零ppm音频或视频，网络（WLAN，BlueTooth?，以太网，GPS）或接口（USB，IEEE1394，Memory Stick）从参考输入频率开始计时，例如27 MHz。所有PLL都支持SSC（扩频时钟）。SSC可以是中心传播或向下传播时钟。这个是一种减少电磁干（EMI）的常用技术。根据PLL频率和分频器设置，内部环路滤波器组件自动进行调整以实现高稳定性，并优化每个PLL的抖动传递特性。该器件支持非易失性EEPROM编程，可轻松根据应用定制器件。它预设为出厂默认配置。它可以重新编程为不同的应用程序配置在PCB组装之前，或通过系统内编程重新编程。所有设备设置均可编程通过SDA和SCL总线，一个2线串行接口。三个可编程控制输入S0，S1和S2可用于控制操作的各个方面，包括频率选择，更改SSC参数以降低EMI，PLL旁路，断电和选择在输出禁用功能的低电平或3状态之间。CDCEx949可在1.8 V环境中运行。它的工作温度范围为-40°C至85°C。
6引脚配置和功能
参数测量信息
测试负载图
50Ω电路板环境的测试负载
CDCE949和CDCEL949器件采用模块化PLL，低成本，高性能，可编程时钟合成器，乘法器和分频器。它们从单个输入产生多达9个输出时钟频率。每个输出都可以在系统内进行编程，适用于高达230 MHz的任何时钟频率，使用其中一个
四个集成的可配置PLL。CDCEx949具有独立的输出电源引脚VDDOUT，CDCEL949为1.8 V，2.5 V至3.3 V为CDCE949。输入接受外部晶振或LVCMOS时钟信号。如果使用外部晶体，则为片上负载电容器适用于大多数应用。负载电容的值可编程为0至20 pF。此外，可选择的片上VCXO允许将输出频率同步到外部控制信号，即PWM信号。深度M / N分频比允许生成0 ppm的音频和视频，网络（WLAN，蓝牙，以太网，GPS）或接口（USB，IEEE1394，**棒）从参考输入频率开始计时，例如27 MHz。所有PLL都支持扩频时钟（SSC）。SSC可以是中心扩展或向扩展时钟。这是一个减少电磁干扰（EMI）的常用技术。根据PLL频率和分频器设置，内部环路滤波器组件自动进行调整以实现高稳定性，并优化每个PLL的抖动传递特性。该器件支持非易失性EEPROM编程，可轻松根据应用定制器件。它预设为出厂默认配置（请参阅默认设备设置）。它可以重新编程为不同的PCB组装前的应用配置，或通过系统内编程重新编程。所有设备设置可通过SDA和SCL总线进行编程，这是一个2线串行接口。三个可编程控制输入S0，S1和S2可用于控制操作的各个方面，包括频率选择，更改SSC参数以降低EMI，PLL旁路，断电和选择在输出禁用功能的低电平或3状态之间。CDCEx949可在1.8 V环境中运行。它的工作温度范围为-40°C至85°C。
功能框图
CDCEx949的S1 / SDA和S2 / SCL引脚是双功能引脚。在默认配置中，它们被定义SDA / SCL用于串行接口。通过设置相关位，可以将它们编程为控制引脚（S1 / S2）EEPROM。请注意，对控制寄存器（字节[02]的位[6]）的更改在它们之前无效写入EEPROM。
将它们设置为控制引脚后，串行编程接口将不再可用。但是，如果VDDOUT是强制接地，两个控制引脚S1和S2暂时作为串行编程引脚（SDA / SCL）。S0不是多用途引脚，仅为控制引脚。CDCEx949的内部EEPROM预先配置如图6所示（输入频率通过通过输出作为默认值）。这允许设备在默认模式下运行而无需额外生产编程的步骤。供电或断电或上电后会显示默认设置
顺序，直到用户将其重新编程到不同的应用程序配置。一个新的寄存器设置是通过串行SDA / SCL接口编程。
默认设备设置图
CDCEx949作为2线串行SDA / SCL总线的从设备运行，与流行的兼容SMBus或我2C总线规范。它以标准模式传输（高达100 kbps）和快速模式运行传输（最高400 kbps）并支持7位寻址。CDCEx949的S1 / SDA和S2 / SCL引脚是双功能引脚。 在默认配置中使用它们作为SDA / SCL串行编程接口。 它们可以重新编程为通用控制引脚，S1和S2，通过改变相应的EEPROM设置，Byte 02，Bit 。
SDA / SCL串行控制接口的时序图
|
楼主
标题置顶
标题高亮
