[MCU] 引脚悬空时,CPU默认接受到高电平还是低电平?

[复制链接]
2207|33
 楼主| jiajs 发表于 2019-7-6 17:01 | 显示全部楼层 |阅读模式
IO口设置成输入状态,引脚悬空时,CPU默认接受到高电平还是低电平?
zhaoxqi 发表于 2019-7-6 17:05 | 显示全部楼层
应该是低!!
zhaoxqi 发表于 2019-7-6 17:08 | 显示全部楼层
这个是高阻态,有高有低,低的概率大,我就遇到判断出高的情况
heweibig 发表于 2019-7-6 17:14 | 显示全部楼层
还有这个是否也存在两种逻辑关系?
lizye 发表于 2019-7-6 17:20 | 显示全部楼层
是高阻状态。建议不使用的I/O配置输出为底
jiahy 发表于 2019-7-6 17:23 | 显示全部楼层

如果设为输入,顺便设置上拉电阻,电平稳定为高。
dengdc 发表于 2019-7-6 17:26 | 显示全部楼层
这个要看IO口的内部是高阻抗的还是?
heweibig 发表于 2019-7-6 17:29 | 显示全部楼层

这个默认是低电平,高电平需要设置
jiahy 发表于 2019-7-6 17:33 | 显示全部楼层
悬空之后,你读取看看?
lizye 发表于 2019-7-6 17:39 | 显示全部楼层

mcu一般悬空不会读取IO状态。
jiahy 发表于 2019-7-6 17:41 | 显示全部楼层
如果悬空就不要设置,容易造成干扰
dengdc 发表于 2019-7-6 17:44 | 显示全部楼层

受到外界信号的干扰,可能造成不稳定。
dengdc 发表于 2019-7-6 17:47 | 显示全部楼层
楼主可以设置一个上拉电阻,然后读取就是高电平了。
 楼主| jiajs 发表于 2019-7-6 17:51 | 显示全部楼层

结贴了,多谢大家讨论这么多哈,呵呵
aspoke 发表于 2019-7-7 21:47 | 显示全部楼层
内部有上拉电阻?              
232321122 发表于 2019-7-7 21:47 | 显示全部楼层
要看datasheet。            
ghuca 发表于 2019-7-7 21:48 | 显示全部楼层
输入信号和上拉电阻的关系   
soodesyt 发表于 2019-7-7 21:48 | 显示全部楼层
可能被当作高电平,也可能当作低电平   
mnynt121 发表于 2019-7-7 21:48 | 显示全部楼层
三态的时候,呈现高阻态   
plsbackup 发表于 2019-7-7 21:49 | 显示全部楼层
那要看芯片内部是否有上拉电阻或者下拉电阻  
您需要登录后才可以回帖 登录 | 注册

本版积分规则

940

主题

11975

帖子

6

粉丝
快速回复 在线客服 返回列表 返回顶部