发新帖我要提问
返回列表
打印

AD9642与altera FPGA的时序处理

[复制链接]
868|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
dpf_eei|  楼主 | 2019-7-7 10:36 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
altera, FPGA, 时序, AD, 芯片
AD9642是250Ｍ的ＤＤＲ　ＬＶＤＳ接口ＡＤ芯片，与cyclone V连接后做做时序，总是不稳定，有没有哪位大神用过这个芯片，时序处理上需要注意什么？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
phdwong| | 2019-7-7 11:16 | 只看该作者
1 板级走线情况
2 时钟质量情况，包括相位
3 SDC相关约束情况

使用特权

评论回复 赏
板凳
dpf_eei|  楼主 | 2019-7-7 20:29 | 只看该作者
稳定到150M就再也上不去了，关键是250的时钟还有一些内部逻辑要做，我是感觉FPGA的内部一到250就不行了，有没有更好的思路？

使用特权

评论回复 赏
地板
feihufuture| | 2019-7-8 09:45 | 只看该作者
dpf_eei 发表于 2019-7-7 20:29
稳定到150M就再也上不去了，关键是250的时钟还有一些内部逻辑要做，我是感觉FPGA的内部一到250就不行了，有 ...

串转并啊

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

dpf_eei

22

主题

111

帖子

2

粉丝