21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 生成fifo数据量怎么跟预想的不一样
返回列表 发新帖我要提问

[FPGA] 生成fifo数据量怎么跟预想的不一样

[复制链接]
987|3
 楼主| damoyeren 发表于 2019-7-8 20:27 | 显示全部楼层 |阅读模式
FIFO
生成1k fifo，数据量怎么是10:0  应该是9:0才对啊。因为9:0表示10位宽度，2的10次方刚好是1k
回复

收藏 举报

相关帖子
ococ 发表于 2019-7-9 09:25 | 显示全部楼层
仔细看看手册
回复

收藏 举报

zhangmangui 发表于 2019-7-14 15:44 | 显示全部楼层
在data port parameters处，有actual write depth和actual read depth,他们都比我们设置的要小，这个应该不是很准确
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

damoyeren

126

主题

393

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部