发新帖我要提问
返回列表
打印
[FPGA]

生成fifo数据量怎么跟预想的不一样

[复制链接]
800|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
damoyeren|  楼主 | 2019-7-8 20:27 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FIFO
生成1k fifo，数据量怎么是10:0  应该是9:0才对啊。因为9:0表示10位宽度，2的10次方刚好是1k

使用特权

评论回复 赏

相关下载

相关帖子
沙发
ococ| | 2019-7-9 09:25 | 只看该作者
仔细看看手册

使用特权

评论回复 赏
板凳
zhangmangui| | 2019-7-14 15:44 | 只看该作者
在data port parameters处，有actual write depth和actual read depth,他们都比我们设置的要小，这个应该不是很准确

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

damoyeren

126

主题

393

帖子

2

粉丝