发新帖我要提问
返回列表
打印

verilog的仿真模型

[复制链接]
2312|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
wwwwggggqqqq|  楼主 | 2008-6-27 15:02 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
仿真模型, verilog, sd, DRAM, SDRAM
我自己写了一个SDRAM的控制器,仿真完毕,现在想找一个SDRAM的仿真模型接起来试一下,我从hynix下载了一个仿真模型,verilog的,里面有2个文件,一个是"HY57V641620HG.vp.vcs",另一个是"HY57V641620HG.vp.xl",但我不会用啊,怎么使用这两个文件啊?
我用的仿真软件是modelsim
先谢谢了!!

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

wwwwggggqqqq

7

主题

55

帖子

0

粉丝