关于高速信号芯片VDD串电阻问题

只看该作者 · 2019-7-15 16:57

大家好，最近我在画DSP和FPGA原理图，为了方便以后调试方便，我将DSP，FPGA，DDR3等芯片的供电引脚串一个2mΩ的电阻，目的是DC-DC调试稳定后再给芯片通电，
听到一位前辈说，这么做会影响高速信号的回流路径，我不是很懂，希望大家能指点一下，万分感谢！！！

只看该作者 · 2019-7-15 17:02

如图，1V5_FPGA 连接到DDR3的供电引脚，这么做都有什么坏处，大家帮忙分析一下呢。

只看该作者 · 2019-7-15 18:03

大家可以随意说哈，知道什么就说什么，欢迎大家发言呢

只看该作者 · 2019-7-15 18:36

如果最后电源接个2m欧的电阻肯定是不好的。
电源内阻越小越好，你现在人为加了2m欧，你说会不会有问题。更要命的是阻抗突变理论上会产生无穷大的磁场，也就是干扰。

只看该作者 · 2019-7-15 21:50

blade55 发表于 2019-7-15 18:36
如果最后电源接个2m欧的电阻肯定是不好的。
电源内阻越小越好，你现在人为加了2m欧，你说会不会有问题。更 ...

更要命的是阻抗突变理论上会产生无穷大的磁场，也就是干扰。老师可以简单说说这句话么，我没有听懂呢

1万 · 2019-7-16 12:20

自己试验下就出来了。电源口串电阻，没什么问题。电容容量跟得上就行。但是电阻值，要具体选择。
电阻限制电容的充电电流，也是可靠性设计之一。

只看该作者 · 2019-7-16 13:01

叶春勇发表于 2019-7-16 12:20
自己试验下就出来了。电源口串电阻，没什么问题。电容容量跟得上就行。但是电阻值，要具体选择。
电阻限制 ...

谢谢哈