打印

问一个简单的VHDL问题

[复制链接]
1617|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
sioca|  楼主 | 2011-11-9 17:40 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
对于这种外面有并行语句赋值,进程里有顺序语句赋值时,运行起来data会是什么状态呢?会不会冲突?啥时候是Z啥时候是0?
ARCHITECTURE one OF GpioExtend is

SIGNAL dataBuffer :STD_LOGIC_VECTOR(7 DOWNTO 0);
BEGIN

data <= (OTHERS => 'Z');


PROCESS(wr)

BEGIN

IF (wr = '0') THEN
                        data <=(OTHERS => '0');

ELSE

NULL;

END IF;

END PROCESS;
END one ;

相关帖子

沙发
mr.king| | 2011-11-9 18:27 | 只看该作者
多驱动,一般综合不了

使用特权

评论回复
板凳
summerxue| | 2011-11-9 20:37 | 只看该作者
写vhdl不是写软件,要想想电路是如何实现的。

使用特权

评论回复
地板
dqyubsh| | 2011-11-10 08:08 | 只看该作者
这样写编译能过吗?

使用特权

评论回复
5
sioca|  楼主 | 2011-11-10 09:15 | 只看该作者
那我想要刚上电时是一种状态(比如Z)。
PROCESS触发后是另外两种状态0,1,应该怎么实现呢?
就是一旦PROCESS触发后,PROCESS里判断应该是1还是0,但是再也不是Z了

使用特权

评论回复
6
dqyubsh| | 2011-11-10 09:22 | 只看该作者
我理解,那你要有reset信号接过来吧。我现在有块板子没接reset,试图用晶振自己做,竟然没做成——郁闷。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

122

主题

419

帖子

1

粉丝