上升电平造成的？

1万 · 2019-7-20 12:45

P1.7使用上升沿触发中断。在仿真运行时，在外部还没有加上中断信号时，会进入一次中断。每次都是这样，是不是由于仿真过程中I/O管脚有上升电平造成的？

1万 · 2019-7-20 12:48

接上拉电阻和下拉电阻呢

1万 · 2019-7-20 12:53

比如对双极性电压信号转换到单极性输入的ADC，需要对输入电压加一个适当的偏置电压，抬高到正电压范围

1万 · 2019-7-20 12:57

先清标志位？

1万 · 2019-7-20 13:00

直接接地或者接高电平，看看还能进中断不？

1万 · 2019-7-20 13:04

通过1K电阻上拉，还能进去呀，怪了

2万 · 2019-7-20 13:52

是不是程序出问题了

1万 · 2019-7-20 13:54

由于有一句P1IFG |= 0x00引起的，修改为P1IFG = 0x00就可以了。

1万 · 2019-7-20 13:57

P1IFG |= 0x00与P1IFG = 0x00的区别是什么？

2万 · 2019-7-20 14:01

P1IFG |= 0x0; 这一句什么用也没有啊，寄存器内容保持不变啊。

1万 · 2019-7-20 14:03

是啊，P1IFG = 0x0; 将寄存器清零。

2万 · 2019-7-20 14:11

是有区别的
|=是读改写
=直接赋值,是不会有读操作的

1万 · 2019-7-20 14:14

这些操作如果针对RAM是没有实际区别的

1万 · 2019-7-20 14:18

对，但针对SFR可能就不一样了,具体的取决于SFR说明

1万 · 2019-7-20 14:20

楼主可以运行时候通过修改DIR标志位，从引脚输出功能切换到输入的时候也会有IFG标志位置起，
所以写代码要注意清标志，在初始化的时候就清标志。

1万 · 2019-7-20 14:23

另外如果全速仿真还是有异常的中断，可以单步执行，实时查看寄存器中标志位的的变化情况。
不用的I/O引脚尽量设置为输出为低电平，防止浮动引脚的异常干扰

2万 · 2019-7-20 14:35

这个需要在输入信号上做下滤波处理的吧。。

1万 · 2019-7-20 14:37

注意好电平信号的状态的，，该高就高，该低就低的。

2万 · 2019-7-20 14:41

是状态不明还是？

1万 · 2019-7-20 14:45

唉，还是没有什么结果，算了，先结贴吧，多谢大家啦