发新帖我要提问
返回列表
打印
[VHDL]

基于赛灵思virtex-5的实时峰均比抑制算法

[复制链接]
1420|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
hihu|  楼主 | 2011-11-10 07:11 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
Virtex-5, 赛灵思, 传输系统, 现场可编程, 现场可编程门阵列
为了克服多载波传输系统具有较高峰均比(PAPR)的固有缺点，介绍了PAPR 的定义和目前国内外几种主要降低PAPR 的技术。针对现行的PAPR 抑制算法复杂度高，实时性差，改变信号频谱分布的缺点，提出了一种基于现场可编程门阵列的实时PAPR 抑制算法实现方法。该方法在对原有的PAPR 抑制算法进行改进的基础上，根据等效缩比原理，使用XILINX 公司的Virtex-5芯片予以实现。实验结果表明，本方法是实时、有效、可行的。

1829-3336-jiyufpgadeshishifengjunbiyizhisuanfakdh.pdf

1 MB

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

hihu

0

主题

657

帖子

1

粉丝