VHDL process 里不能两个event 问题求教

只看该作者 · 2011-11-14 09:35

大家好！
有一个计数：Count，一个时钟 Clk，一个信号输入 Ev。
现在要求：当Ev从高变为低或从低变为高时，Count清0，而其它时候，当Clk上升沿时，Count计数。
我的写法是：
process(Clk,Ev)
begin
if Ev'event then
      Count <= (others => '0');
else
      if Clk'event and Clk = '1' then
         Count <= Count +1;
      end if;
end if;
end prodess;
因为一个process 里不能出现两个event检测，且Count只能在一个process里被改变，所以出现了矛盾。所以以上写的不能通过，不知道大家有什么好办法？