请教各位：空脚直接上下拉风险有多大？

发表于 2011-11-14 13:21

有个工控项目，需要MCU引脚比较少，但是需要用到独立的VREF脚，剩余的空脚怎样处理好呢？全部通过电阻上下拉，印版不是很好处理啊，悬空对抗干扰能力不会有好作用吧？如果全部直接下拉到地，上拉到VCC,哪个风险更小，风险有多大呢

发表于 2011-11-14 14:09

上拉到VDD时，最好这个引脚配置为推挽输出，并输出高。如果输出低，则会损坏该引脚，但芯片其他部分应不受影响。
下拉到GND时，最好这个引脚配置为推挽输出，并输出低。如果输出高，则会损坏该引脚，但芯片其他部分应不受影响。

不管上拉到VDD还是下拉到GND，若没有配置引脚为推挽输出，也不影响正常操作。

总之，风险=0。

发表于 2011-11-14 14:11

谢谢回复，还有个问题没有解决，是通过电阻上下拉，还是直接拉？

发表于 2011-11-14 14:12

哦，版主的意思就是直接拉，不好意思

发表于 2011-11-14 14:12

谢谢回复，还有个问题没有解决，是通过电阻上下拉，还是直接拉？
kex 发表于 2011-11-14 14:11

都可以。

发表于 2011-11-14 15:12

如果外部上/下拉，程序上不做配置(使用默认配置)，那么风险是多少？:lol

发表于 2011-11-14 15:42

000000

发表于 2011-11-14 17:24

看I/O口的情况,一般用5.1K,上拉至VCC

发表于 2011-11-14 18:21

下拉，上拉均可，不建议将某个口直接接到电源上或地上

悬空的话设置为输出即可

发表于 2011-11-14 19:00

想来直接下拉到地要好些，这样可以保证铺地尽可能完整，对定型产品没啥风险，产品开发的时候别误输出高电平就好了，不过有说法，这种接法开机时候功耗大，工控产品应该不介意这点功耗

发表于 2011-11-14 22:33

直接接地，MCU受到干扰输出高，就很危险

发表于 2011-11-14 23:53

电阻上下拉呀保护嘛~

发表于 2011-11-15 10:27

mark

发表于 2011-11-15 11:39

要看是什么单片机

发表于 2011-11-15 14:12

下拉，设为高阻输入

发表于 2011-11-15 18:26

我觉得可以直接接地，改为输入即可

发表于 2011-11-22 20:50

上拉到VDD时，最好这个引脚配置为推挽输出，并输出高。如果输出低，则会损坏该引脚，但芯片其他部分应不受影响。
下拉到GND时，最好这个引脚配置为推挽输出，并输出低。如果输出高，则会损坏该引脚，但芯片其他部分应不受影响

发表于 2011-11-22 21:53

如果重点考虑功耗推挽输出高可以不接VCC
如果重点考虑EMC 推挽输出低并且直接强下拉（不通过电阻）到地
如果都不考虑…… 就忽略。

请教各位：空脚直接上下拉风险有多大？

相关帖子

浏览过的版块

荣誉元老奖章

坚毅之洋流

十世金身

技术领袖奖章

技术奇才奖章

缘定三生

欢快之小溪

社区建设奖章

技术导师奖章

核心会员奖章

常驻人口

甘甜之泉水

希望之星奖章

突出贡献奖章

湍急之河流