发新帖我要提问
返回列表
打印

请教各位：空脚直接上下拉风险有多大？

[复制链接]
3124|17
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
kex|  楼主 | 2011-11-14 13:21 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
MCU, 工控, 引脚, 抗干扰, 电阻
有个工控项目，需要MCU引脚比较少，但是需要用到独立的VREF脚，剩余的空脚怎样处理好呢？全部通过电阻上下拉，印版不是很好处理啊，悬空对抗干扰能力不会有好作用吧？如果全部直接下拉到地，上拉到VCC,哪个风险更小，风险有多大呢

使用特权

评论回复 赏
沙发
香水城| | 2011-11-14 14:09 | 只看该作者
上拉到VDD时，最好这个引脚配置为推挽输出，并输出高。如果输出低，则会损坏该引脚，但芯片其他部分应不受影响。
下拉到GND时，最好这个引脚配置为推挽输出，并输出低。如果输出高，则会损坏该引脚，但芯片其他部分应不受影响。

不管上拉到VDD还是下拉到GND，若没有配置引脚为推挽输出，也不影响正常操作。

总之，风险=0。

使用特权

评论回复 赏
板凳
kex|  楼主 | 2011-11-14 14:11 | 只看该作者
谢谢回复，还有个问题没有解决，是通过电阻上下拉，还是直接拉？

使用特权

评论回复 赏
地板
kex|  楼主 | 2011-11-14 14:12 | 只看该作者
哦，版主的意思就是直接拉，不好意思

使用特权

评论回复 赏
5楼
香水城| | 2011-11-14 14:12 | 只看该作者
谢谢回复，还有个问题没有解决，是通过电阻上下拉，还是直接拉？
kex 发表于 2011-11-14 14:11


都可以。

使用特权

评论回复 赏
6楼
grissiom| | 2011-11-14 15:12 | 只看该作者
如果外部上/下拉，程序上不做配置(使用默认配置)，那么风险是多少？:lol

使用特权

评论回复 赏
7楼
香水城| | 2011-11-14 15:42 | 只看该作者
000000

使用特权

评论回复 赏
8楼
tanwanshui| | 2011-11-14 17:24 | 只看该作者
看I/O口的情况,一般用5.1K,上拉至VCC

使用特权

评论回复 赏
9楼
谈的元| | 2011-11-14 18:21 | 只看该作者
下拉，上拉均可，不建议将某个口直接接到电源上或地上

悬空的话设置为输出即可

使用特权

评论回复 赏
10楼
kex|  楼主 | 2011-11-14 19:00 | 只看该作者
想来直接下拉到地要好些，这样可以保证铺地尽可能完整，对定型产品没啥风险，产品开发的时候别误输出高电平就好了，不过有说法，这种接法开机时候功耗大，工控产品应该不介意这点功耗

使用特权

评论回复 赏
11楼
谈的元| | 2011-11-14 22:33 | 只看该作者
直接接地，MCU受到干扰输出高，就很危险

使用特权

评论回复 赏
12楼
qq414055899| | 2011-11-14 23:53 | 只看该作者
电阻上下拉呀  保护嘛~

使用特权

评论回复 赏
13楼
chy117| | 2011-11-15 10:27 | 只看该作者
mark

使用特权

评论回复 赏
14楼
fjzzclc| | 2011-11-15 11:39 | 只看该作者
要看是什么单片机

使用特权

评论回复 赏
15楼
ddb_21ic| | 2011-11-15 14:12 | 只看该作者
下拉，设为高阻输入

使用特权

评论回复 赏
16楼
Ryanhsiung| | 2011-11-15 18:26 | 只看该作者
我觉得可以直接接地，改为输入即可

使用特权

评论回复 赏
17楼
shuaijing| | 2011-11-22 20:50 | 只看该作者
上拉到VDD时，最好这个引脚配置为推挽输出，并输出高。如果输出低，则会损坏该引脚，但芯片其他部分应不受影响。
下拉到GND时，最好这个引脚配置为推挽输出，并输出低。如果输出高，则会损坏该引脚，但芯片其他部分应不受影响

使用特权

评论回复 赏
18楼
byeyear| | 2011-11-22 21:53 | 只看该作者
如果重点考虑功耗 推挽输出高 可以不接VCC
如果重点考虑EMC 推挽输出低 并且直接强下拉（不通过电阻）到地
如果都不考虑…… 就忽略。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

kex

11

主题

36

帖子

1

粉丝