定点数操作

只看该作者 · 2011-11-16 21:22

大家好，小弟最近刚在学习VHDL，在学习定点数操作的时候，碰到一个疑问，如果有两个有符号定点数a和b，a小数点前有3位（不包括符号位），小数点后有4位，而b小数点前有5位（不包括符号位），小数点后有6位，即
singal a : sfixed (3 downto -4)
signal b: sfixed (5 downto -4)
那执行 a+b 操作后，其结果的小数点前多少位呢，小数点后又有多少位呢？
如果再定义signal c : sfixed (8 downto -6),
那执行 c <= a + b 操作后，c的小数点前多少位呢，小数点后又有多少位呢？