发新帖我要提问
返回列表
打印
[FPGA]

采用Verilog HDL语言编写的多功能数字钟

[复制链接]
617|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
GLL92|  楼主 | 2019-8-31 18:13 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
verilog, 编写, hdl语言, 多功能数字钟, Pay
本帖最后由 GLL92 于 2019-8-31 18:14 编辑

采用Verilog HDL语言编写的多功能数字钟

此部分内容已被设置为付费内容，您可以在支付 10 元 人民币后浏览本楼层全部付费内容。点击购买



使用特权

评论回复 赏

相关下载

相关帖子
沙发
zhangmangui| | 2019-8-31 23:43 | 只看该作者
类似于毕设的需求

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

GLL92

87

主题

91

帖子

1

粉丝