发新帖我要提问
返回列表
打印

问一个简单的VHDL问题，信号线上电赋初值

[复制链接]
2101|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
sioca|  楼主 | 2011-11-18 10:21 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
VHDL, 信号线, PROCESS, 触发, ce
我有一个CPLD出来的IO口P，想要刚上电时是一种状态（比如0）。
工作起来后，由另外一个信号S1，S2边沿触发P的状态变动。
比如上电时P是0，当S1触发时P = 1，当S2触发时P = Z。


这种用VHDL（或者其他语言）应该怎么实现呢？




我的想法是用两个进程PROCESS（S1) PROCESS(S2)
只要PROCESS启动后，P就在1和Z之间改变，但再也不会是0了
但不知道初始化成0应该怎么描述。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
charrijon| | 2011-11-18 14:11 | 只看该作者
这个不是RS触发器吗？直接做一个就得了

使用特权

评论回复 赏
板凳
sioca|  楼主 | 2011-11-21 08:55 | 只看该作者
只有加复位电路一个办法？

使用特权

评论回复 赏
地板
dqyubsh| | 2011-11-21 12:34 | 只看该作者
我试图在上电后数多少个时钟脉冲之后输出一个信号，作为系统复位时钟，模拟复位芯片的功能，可惜没做成。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

sioca

122

主题

419

帖子

1

粉丝