问一个高速AD采样时钟信号产生的问题

只看该作者 · 2011-11-18 13:30

第一个问题：
以下是ADI的一个AD datasheet里的原话

Low jitter, crystal-controlled oscillators make the best clock sources. If the clock is generated from another type of source (by gating, dividing, or other methods), it should be retimed by the original clock at the last step.

里面的it should be retimed by the original clock at the last step.究竟是什么意思？不是很明白。。。

第二个问题：
如果用晶振产生上面说的那个时钟信号，比方说10Mhz，那么晶振的温漂之类很定会对时钟信号产生影响吧，也就是说实际上得不到10Mhz的采样率？
如果采用FPGA/ARM/DPS之类的发生一个10Mhz的时钟信号，能够得到一个完全准确的10Mhz的时钟信号么？