搜索

[verilog] verilog高手看看我的reg变量判断为啥第二种写法编译报错呢?

[复制链接]
465|17
 楼主 | 2019-9-10 17:25 | 显示全部楼层 |阅读模式
  1.   reg [31:0]Count;
  2.   //写法1:正确
  3.   always@(posedge sys_clk50,negedge rst_n) begin
  4.     if(!rst_n) begin
  5.       Count <=32'd0;
  6.     end
  7.     else begin
  8.       Count <=Count+1;
  9.       if(Count >= 5000) begin //写法正确
  10.         Count <=0;
  11.       end
  12.     end
  13.   end
  14.   
  15.   //写法2:编译报错
  16.   always@(posedge sys_clk50,negedge rst_n) begin
  17.     if(!rst_n) begin
  18.       Count <=32'd0;
  19.     end
  20.     else begin
  21.       Count <=Count+1;
  22.     end
  23.     //-------------------------编译报错
  24.     if(Count >= 5000) begin
  25.       Count <=0;
  26.     end
  27.   end
复制代码


verilog刚学,,不太明白,报错的提示也不理解,谢谢先

使用特权

评论回复
| 2019-9-10 18:15 | 显示全部楼层
本帖最后由 rongzhai 于 2019-9-10 18:17 编辑

第二种写法,复位操作中的else和 if(Count >= 5000)是并行执行,逻辑操作上相当于同一时刻对同一个对象进行操作。

使用特权

评论回复
 楼主 | 2019-9-11 08:56 | 显示全部楼层
rongzhai 发表于 2019-9-10 18:15
第二种写法,复位操作中的else和 if(Count >= 5000)是并行执行,逻辑操作上相当于同一时刻对同一个对象进行 ...

always中的语句不都是顺序执行的吗?

使用特权

评论回复
| 2019-9-14 10:10 | 显示全部楼层
两种都不对。应该这样写:
  always@(posedge sys_clk50,negedge rst_n) begin
    if(!rst_n) begin
      Count <=32'd0;
    end
    else begin
          if(Count >= 5000) begin
               Count <=0;
          end
          else begin
             Count <=Count+1;
         end
    end
  end

使用特权

评论回复
| 2019-9-14 14:28 | 显示全部楼层
GavinZ 发表于 2019-9-14 10:10
两种都不对。应该这样写:
  always@(posedge sys_clk50,negedge rst_n) begin
    if(!rst_n) begin

常见的写法都是这样的

使用特权

评论回复
| 2019-9-17 16:08 | 显示全部楼层
GavinZ 发表于 2019-9-14 10:10
两种都不对。应该这样写:
  always@(posedge sys_clk50,negedge rst_n) begin
    if(!rst_n) begin

他说的第一种是对,我觉得,你这样会多一个clk,比如到了5000不会执行清0,而要到5000的下一个clk时才会清0,但第一种就是到了5000然后就顺序执行了清0语句。

使用特权

评论回复
| 2019-9-17 16:09 | 显示全部楼层
GavinZ 发表于 2019-9-14 10:10
两种都不对。应该这样写:
  always@(posedge sys_clk50,negedge rst_n) begin
    if(!rst_n) begin

他说的第一种是对的,我觉得,你这样会多一个clk,比如到了5000不会执行清0,而要到5000的下一个clk时才会清0,但]第一种就是到了5000然后就顺序执行了清0语句。

使用特权

评论回复
| 2019-9-17 16:12 | 显示全部楼层
xiaochunyuan 发表于 2019-9-17 16:09
他说的第一种是对的,我觉得,你这样会多一个clk,比如到了5000不会执行清0,而要到5000的下一个clk时才 ...

不对,应该是你的和他的第一种是一样的,都对,只是表达方式不同

使用特权

评论回复
 楼主 | 2019-9-18 14:02 | 显示全部楼层
xiaochunyuan 发表于 2019-9-17 16:12
不对,应该是你的和他的第一种是一样的,都对,只是表达方式不同

嗯,我的第一种和他的写法的效果是一样的,刚才仿真了,波形和rtl图都一样,但是我的那个写法不建议写,不好理解,,,,

为啥我的第一种写法中:
1、第一句话执行后已经满足第二句话了,为啥当时第二句话没有执行,要等到下一个clk后才执行呢?
2、下面2句话是顺序执行的还是并行执行的呢?

      Count <=Count+1;
      if(Count >= 5000)  Count <=0;

使用特权

评论回复
 楼主 | 2019-9-18 14:03 | 显示全部楼层
zhangmangui 发表于 2019-9-14 14:28
常见的写法都是这样的

谢谢,能帮我回答下9楼的问题吗

使用特权

评论回复
 楼主 | 2019-9-18 14:03 | 显示全部楼层
GavinZ 发表于 2019-9-14 10:10
两种都不对。应该这样写:
  always@(posedge sys_clk50,negedge rst_n) begin
    if(!rst_n) begin

谢谢,能帮我回答下9楼的问题吗

使用特权

评论回复
 楼主 | 2019-9-19 16:23 | 显示全部楼层
本帖最后由 (⊙o⊙)你 于 2019-9-19 16:24 编辑
(⊙o⊙)你 发表于 2019-9-18 14:02
嗯,我的第一种和他的写法的效果是一样的,刚才仿真了,波形和rtl图都一样,但是我的那个写法不建议写, ...

想明白了,,直接看RTL图就全部明白了
1、第一次时不满足条件条件,所以没有清0,第二次满足了条件,故清了
2、并行执行

详情见下图
222.png

使用特权

评论回复
| 2019-9-19 22:09 | 显示全部楼层
(⊙o⊙)你 发表于 2019-9-19 16:23
想明白了,,直接看RTL图就全部明白了
1、第一次时不满足条件条件,所以没有清0,第二次满足了条件,故清 ...

身边多年的逻辑工程师   关键时候都去看逻辑原理图

使用特权

评论回复
| 2019-10-1 22:51 | 显示全部楼层
xiaochunyuan 发表于 2019-9-17 16:08
他说的第一种是对,我觉得,你这样会多一个clk,比如到了5000不会执行清0,而要到5000的下一个clk时才会 ...

别分析楼主的错误写法了,没意义。你说的问题是不存在的问题。想到5000复位,把触发阈值改成4999就行了。哪会有你说的问题呢,对吧。

使用特权

评论回复
| 2019-10-1 22:53 | 显示全部楼层
本帖最后由 GavinZ 于 2019-12-3 09:03 编辑
xiaochunyuan 发表于 2019-9-17 16:12
不对,应该是你的和他的第一种是一样的,都对,只是表达方式不同

别用那种方式了。那是不对的。编译器再聪明,你还得理解语言造成的行为后再写出明确无歧义的编码才行。

使用特权

评论回复
| 2019-10-1 22:59 | 显示全部楼层
(⊙o⊙)你 发表于 2019-9-18 14:02
嗯,我的第一种和他的写法的效果是一样的,刚才仿真了,波形和rtl图都一样,但是我的那个写法不建议写, ...

你怎么老提顺序执行,这不是基于MCU的C语言。
fpga就是一堆寄存器加组合逻辑,是基于当前执行下一个clock。一个对象是顺序的;多个对象之间是并行的。

      Count <=Count+1;
      if(Count >= 5000) begin //写法正确
        Count <=0;
      end

看看你这个,当count==5000时, Count <=Count+1;和 Count <=0;同时被执行,你到底是想加1 ? 还是 置0 呢?
明显存在歧义,如果不是综合工具够聪明,你这就是自造麻烦。你应该先弄清楚语言的含义,就不会写出不合实际的代码了。

使用特权

评论回复
| 2019-12-2 16:31 | 显示全部楼层
GavinZ 发表于 2019-10-1 22:59
你怎么老提顺序执行,这不是基于MCU的C语言。
fpga就是一堆寄存器加组合逻辑,是基于当前执行下一个clock ...

没有深刻理解非阻塞赋值。 这样写虽然不推荐,实际上逻辑上是正确的。

使用特权

评论回复
| 2019-12-2 16:52 | 显示全部楼层
(⊙o⊙)你 发表于 2019-9-18 14:02
嗯,我的第一种和他的写法的效果是一样的,刚才仿真了,波形和rtl图都一样,但是我的那个写法不建议写, ...

1、写代码要从仿真的角度看。  
   count  <= count + 1 ;
   if(count == 5000)  count <=  0;
两条语句顺序执行。 同时准备count的值(并行)。  第一条语句加一后,count的值到了5000.。。。
第二条语句准备的值是4999.   所有不能使得count复位。从寄存器的角度来看,这也是正确的,也就是更新值要在一个时钟之后。
2、楼主的第二种写法,语法不能算错。 编译有错是因为要求: 条件语句要受到敏感信号的控制,也就是要受到rst信号的控制。

使用特权

评论回复
扫描二维码,随时随地手机跟帖
您需要登录后才可以回帖 登录 | 注册

本版积分规则

我要发帖 投诉建议 创建版块 申请版主

快速回复

您需要登录后才可以回帖
登录 | 注册
高级模式

论坛热帖

关闭

热门推荐上一条 /5 下一条

在线客服 快速回复 返回顶部 返回列表