cy7c68013A与FPGA进行通信

2万 · 2011-11-22 10:29

我自己做了一块实验板（用的芯片是cy7c68013A，没有片外RAM和ROM，只有一片24LC256），用于与FPGA进行通信，实验板配置成slave FIFO工作模式，IFCLK由FPGA提供，其他接口线都正确连接。实验时采用C2加载方式，把固件程序正确烧录到EEPROM，且连上PC后能正确识别，固件程序中把EP2设置成OUT端点，当用control panel向EP2发送数据，显示发送不了数据

2万 · 2011-11-22 10:31

把IFCLK设置成由单片机自身提供呢

2万 · 2011-11-22 10:34

其他一切不变，再用control panel向EP2发送数据，则能正确发送

2万 · 2011-11-22 10:38

若选择外部IFCLK，看看寄存器IFCONFIG的bit7是否设置为0。

2万 · 2011-11-22 10:53

对，同时要注意在firmware配置此位为0之前，是否有稳定的CLOCK从FPGA输出。

2万 · 2011-11-22 10:56

问题补充：采用“无EEPROM或EEPROM引导数据无效”加载方式时，用control panel是能正确向EP2发送数据的

2万 · 2011-11-22 10:58

那固件程序应该是没有问题的。

1万 · 2011-11-22 11:00

PC发送之后检查以下68013的FIFO标志位，看有没有数据收到。
另外你PC一个数据发不出去应该是68013固件的问题。如果发送第三组时候堵塞了，就是FIFO没有及时被读出。
SLAVE FIFO 也有两种模式，同步也异步的，异步模式下不使用FICLK这根线，同步模式下IFCLK是由68013输出的。