【转】STM32定时器输出比较模式中的疑惑

只看该作者 · 2019-10-18 10:59

OCx与OCxREF和CCxP之间的关系

初学STM32，我这个地方卡了很久，现在终于有些明白了，现在把我的理解写下与大家共享，如果有不对的地方，还请指出。

OCxREF就是一个参考信号，并且约定：

OCxREF=1，称OCxREF有效。反之，OCxREF=0，称OCxREF无效；

‘1’电平（高电平）称为OCxREF的有效电平，‘0’ 电平（低电平）称为OCxREF的无效电平。

——依据参考手册：The output stage generates an intermediate waveform which is then used for reference:OCxRef (active high). The polarity acts at the end of the chain.

（翻译）输出阶段产生一个中间波形OCxRef(高有效)作为参考。输出信号的极性体现在信号链的末端。

现在解释几个名词之间的关系：

只看该作者 · 2019-10-18 10:59

然后来理解输出比较的几个模式（PWM模式是输出比较模式的特例）

查看TIMx_CCMR1寄存器的OC1M域，有如下定义（摘自最新版的参考手册）

只看该作者 · 2019-10-18 10:59

翻译如下：

000：冻结——输出比较寄存器TIMx_CCR1中的内容与计数器TIMx_CNT中的内容之间的比较对输出无影响。（此模式用于时基的生成）

001：当匹配时，设置通道1为有效电平。当计数器TIMx_CNT中的内容与捕捉/比较寄存器1（TIMx_CCR1）中的内容相匹配时，强行拉高OC1REF 信号。

010：当匹配时，设置通道1为无效电平。当计数器TIMx_CNT中的内容与捕捉/比较寄存器1（TIMx_CCR1）中的内容相匹配时，强行拉低OC1REF 信号。

011：翻转——当TIMx_CNT= TIMx_CCR1时，OC1REF信号取反。

100：强制无效电平——强行拉低OC1REF 信号。

101：强制有效电平——强行拉高OC1REF 信号。

110：PWM模式1——向上计数模式中，只要TIMx_CNT< TIMx_CCR1,通道1有效，反之无效。向下计数模式中，只要TIMx_CNT> TIMx_CCR1，通道1无效（OC1REF=0），反之有效(OC1REF=1)。

110：PWM模式2——向上计数模式中，只要TIMx_CNT< TIMx_CCR1,通道1无效，反之有效。向下计数模式中，只要TIMx_CNT> TIMx_CCR1，通道1有效，反之无效。

我用红色标出了提到有效、无效的地方。不难发现，有效与无效分别对应OC1REF=1和OC1REF=0。这正是我们先前约定的结果。

到此，不同模式下输出比较的结果对OC1REF信号的影响已经很清楚了，但是最终的输出信号是OC1，并不是OC1REF。而且前面有一句话（输出信号的极性体现在信号链的末端）还未做解释。

只看该作者 · 2019-10-18 11:00

到底OC1REF与OC1之间有何秘密呢？我们来看下面这个图：

显然，我们只关心红色圈内的信号与方框内的寄存器位以及信号在它们之间是如何传播的。

只看该作者 · 2019-10-18 11:01

oc1ref从输出模式控制器（Output mode controller）开始，分为两路，上面一路至主模式控制器（To the master mode controller）,这里我们不关心它的去向，我们关心的是下面一路，下面一路在进入双路开关之前又被分成了两路——一路是原信号，一路是原信号的非。显然TIMx_CCER中的CC1P位用来控制这个开关，CC1E位控制着整条信号链的通断。

当CC1P=0时（CC1E=1）：

当CC1P=1时（CC1E=1）：

很显然，OC1与OC1REF的关系只受CC1P的影响（CC1E=1）

只看该作者 · 2019-10-18 11:02

然而参考手册上对CC1P位是这么描述的：

CC1P=0时：OC1高电平有效

CC1P=1时：OC1低电平有效

根据本文开篇的名词解释，可以这么理解：

CC1P=0时：OC1有效电平是高电平

CC1P=1时：OC1有效电平是低电平

这时就迷惑了，这个高电平有效和低电平有效是啥意思呢？

只看该作者 · 2019-10-18 11:03

我们从头分析（整个过程CC1E=1，OC1的输出是允许的）：

1假定OC1REF有效（OC1REF=1），那么从OC1REF到OC1的整条信号链上的信号都是有效信号，我们称OC1输出了有效信号。

那这个有效信号是高电平还是低电平呢？

这就是由CC1P决定的：

只看该作者 · 2019-10-18 11:04

2假定OC1REF无效（OC1REF=0），那么从OC1REF到OC1的整条信号链上的信号都是无效信号，我们称OC1输出了无效信号。

无效信号的高电平和低电平也是由CC1P决定：

只看该作者 · 2019-10-18 11:05

用一张表来总结上述过程：

显然，OC1REF决定了OC1输出电平是否有效，而CC1P决定了有效电平的极性。

只看该作者 · 2019-10-18 11:07

我们抽出上表的后四列：

我们将表按1、2列合并

现在很清楚了，从上表中可以清楚地看到CC1P对OC1有效极性的控制。即，OC1的极性只有与CC1P指定的有效极性一致，OC1才能是有效的（绿色部分）。这样就解释了“输出信号的极性体现在信号链的末端”这句话。

只看该作者 · 2019-10-18 11:07

然而这条链还未结束，还有个CC1E呢。当然，它就是一个OC1输出使能位而已。

但细心的你可能会发现，参考手册上对CC1E位有这样的描述：

OCx = OCxREF + Polarity

这个式子告诉我们OCx与OCxREF和Polarity(极性，即CCxP位)的关系。

只看该作者 · 2019-10-18 11:08

我们上面提到了它们的关系，是分了两种情况（CC1P=0和CC1P=1）表示的，这个式子帮我们将上面关系归纳成了一个。这个式子怎么得来的？

回忆一下数字电路里面的半加器（就是不进位的加法）,真值表如下：

只看该作者 · 2019-10-18 11:09

我们写逻辑函数(按黄色部分写)：

注意：前面的“+”号表示半加运算（不进位加法），其实是逻辑上的“异或”。

其实就是 OCx = OCxREF ^ Polarity，^为异或。

只看该作者 · 2019-10-18 11:09

原文 http://blog.sina.com.cn/s/blog_3ba262a10101esd1.html

只看该作者 · 2019-10-18 23:59

我终于知道大家为何要拆分帖子来发了，在论坛升级真不容易啊！

只看该作者 · 2019-10-18 23:59

支持楼主，好资料

1万 · 2019-11-14 08:46

说的很详细

1万 · 2019-11-14 08:48

还可以继续拆呵呵

1万 · 2019-11-14 08:50

非常感谢楼主分享

【转】STM32定时器输出比较模式中的疑惑

技术新星奖章

无冕之王奖章

奔腾之江水

经常做客